[发明专利]半导体器件及其制造方法在审
申请号: | 202110451919.2 | 申请日: | 2021-04-26 |
公开(公告)号: | CN113725354A | 公开(公告)日: | 2021-11-30 |
发明(设计)人: | 杨宗学 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L43/12 | 分类号: | H01L43/12;H01L43/02;H01L43/08;H01L27/22 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
提供了半导体器件及其制造方法,其中利用间隔件以帮助保护底部电极通孔。在实施例中,穿过介电层形成开口,并且沿介电层的侧壁形成间隔件。形成与间隔件、底部电极相邻的底部电极通孔,在底部电极上方形成磁性隧道结(MTJ)结构,并且在MTJ结构上方形成顶部电极。图案化结构,并且在图案化工艺期间,间隔件有助于保护底部电极通孔免受不期望的损坏。
技术领域
本申请的实施例涉及半导体器件及其制造方法。
背景技术
半导体器件用于各种电子应用中,诸如例如,个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积材料的绝缘层或介电层、导电层和半导体层并且使用光刻和蚀刻工艺图案化各个材料层以在其上形成电路组件和元件来制造。
半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成密度,这允许更多的组件集成至给定区域中。然而,随着最小部件尺寸的减小,在使用的工艺的每个内出现了额外的问题,并且这些额外的问题应得到解决。
发明内容
本申请的一些实施例提供了一种制造半导体器件的方法,所述方法包括:在导线上方形成第一介电层和第二介电层;至少在所述第二介电层内形成第一开口;沿所述第一开口的侧壁形成间隔件,所述间隔件包括介电材料;用导电材料填充所述第一开口,所述导电材料与所述导线物理接触;在所述导电材料上方形成底部电极;在所述底部电极上方形成磁性隧道结结构;以及在所述磁性隧道结结构上方形成顶部电极。
本申请的另一些实施例提供了一种制造半导体器件的方法,所述方法包括:在导线上方形成至少部分穿过第一介电层的第一开口;用介电材料内衬所述第一开口;蚀刻所述介电材料以形成间隔件并且暴露所述导线;在所述第一开口内形成通孔;在所述通孔上方形成磁性隧道结(MTJ)结构;以及蚀刻所述磁性隧道结结构和所述第一介电层。
本申请的又一些实施例提供了一种半导体器件,包括:导线,位于衬底上方;间隔件,位于所述导线上方并且与所述导线间隔开,所述间隔件至少位于第一介电层内;通孔,延伸穿过所述间隔件以使得与所述导线物理接触;底部电极,与所述通孔物理接触;磁性隧道结结构,与所述底部电极物理接触;以及顶部电极,与所述磁性隧道结结构物理接触。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应该指出,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的衬底上方的介电层的形成。
图2示出了根据一些实施例的介电层中的第一开口的形成。
图3示出了根据一些实施例的间隔件材料的形成。
图4示出了根据一些实施例的间隔件的形成。
图5示出了根据一些实施例的底部电极通孔的形成。
图6示出了根据一些实施例的底部电极、MTJ结构和顶部电极的沉积。
图7A至图7B示出了根据一些实施例的蚀刻工艺。
图8示出了根据一些实施例的介电材料的形成。
图9示出了根据一些实施例的介电材料的形成。
图10示出了根据一些实施例的接触件的形成。
图11示出了根据一些实施例的偏移位置中的光刻胶的放置。
图12A至图12B示出了根据一些实施例的偏移蚀刻工艺。
图13示出了根据一些实施例的完全在第二介电层中的第一开口的形成。
图14示出了根据一些实施例的完全在第二介电层内的间隔件的形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110451919.2/2.html,转载请声明来源钻瓜专利网。