[发明专利]集成组合件和形成集成组合件的方法

说明书

本公开涉及集成组合件和用于形成集成组合件的方法。一些实施例包含一种具有包括半导体材料的有源区的集成晶体管。所述有源区包含第一源极/漏极区、第二源极/漏极区以及在所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区。导电门控结构可操作地接近所述沟道区且包括钼。所述集成晶体管可并入到例如DRAM、FeFET存储器等集成存储器中。一些实施例包含形成例如集成晶体管、集成存储器等集成组合件和装置的方法。

技术领域

集成组合件和装置(例如，集成晶体管、集成存储器)。形成经集成组合件的方法。

背景技术

在各种半导体装置中利用晶体管。场效应晶体管(FET)包含在一对源极/漏极区之间的沟道区，并且包含一或多个栅极，所述一或多个栅极被配置成通过沟道区将源极/漏极区电连接到彼此。

竖直FET(VFET)具有大体上垂直于其上形成晶体管的衬底的主要表面的沟道区。

晶体管可并入到存储器阵列中，并且可用作存储器阵列的存储器单元的存取装置。

需要开发用于形成集成晶体管和集成存储器的新方法。还需要开发新晶体管配置和利用新晶体管配置的新组合件(例如，存储器组合件)。

发明内容

在一方面中，本公开涉及一种集成晶体管，其包括：有源区，其包括半导体材料；有源区包含第一源极/漏极区、第二源极/漏极区以及在第一源极/漏极区与第二源极/漏极区之间的沟道区；以及导电门控结构，其可操作地接近沟道区且包括钼。

在另一方面中，本公开涉及一种集成组合件，其包括：第一系列的第一导线，第一导线沿着第一方向延伸；从第一导线向上延伸的半导体材料的支柱；支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在上部源极/漏极区与下部源极/漏极区之间的沟道区；支柱具有侧壁；下部源极/漏极区与第一导线耦合；沿着侧壁的绝缘材料；第二系列的第二导线；第二导线沿着与第一方向交叉的第二方向延伸；第二导线包含可操作地接近沟道区的门控区，其中所述门控区通过至少绝缘材料从沟道区横向偏移；第二导线包括钼；以及存储元件，其与上部源极/漏极区耦合。

在另一方面中，本公开涉及一种形成集成组合件的方法，其包括：形成包含第一系列的第一导线且包含从第一导线向上延伸的半导体材料的支柱的构造；第一导线沿着第一方向延伸；支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在上部源极/漏极区与下部源极/漏极区之间的沟道区；支柱具有侧壁；下部源极/漏极区与第一导线耦合；支柱的上部表面受覆盖材料保护；支柱沿着线性延伸结构布置；线性延伸结构沿着与第一方向交叉的第二方向延伸；线性延伸结构中的每一个包含一系列的支柱和一系列的绝缘块，其中绝缘块沿着第二方向与支柱相间；线性延伸结构中的每一个具有沿着横截面的一对相对的侧壁；沟槽在相邻的线性延伸结构之间且沿着第二方向延伸；沿着侧壁形成绝缘材料；在沟槽的下部区内形成绝缘阶梯；形成与绝缘材料相邻且由绝缘阶梯支撑的模板结构；模板结构沿着线性延伸结构的侧壁延伸；模板结构包括模板材料；利用一或多个金属卤化物前体材料消耗模板材料且由此用含金属结构替换模板结构；含金属结构被配置为第二系列的第二导线；第二导线沿着第二方向延伸；第二导线包含可操作地接近沟道区的门控区，其中所述门控区通过至少绝缘材料从沟道区横向偏移；以及去除覆盖材料且形成与上部源极/漏极区耦合的存储元件。

附图说明

图1-6是实例方法的实例依序处理阶段处的实例集成组合件的区的示意性横截面侧视图。

图1A、5A和6A是分别在图1、5和6的处理阶段处的实例集成组合件的区的图解俯视图。图1、5和6分别沿着图1A、5A和6A的线A-A。

图7是实例存储器阵列的区的图解示意图。

具体实施方式