[发明专利]半导体器件的制造方法

说明书

公开了一种形成半导体结构，所述半导体结构包括衬底以及位于所述衬底内的高压阱区和低压阱区，所述高压阱区上覆盖有第一氧化层，所述低压阱区上覆盖有第二氧化层；在所述第一氧化层和所述第二氧化层上依次形成牺牲层和掩膜层；以所述牺牲层为刻蚀停止层图案化所述掩膜层；刻蚀所述牺牲层和所述第一氧化层直至所述衬底中，形成凹槽；在所述凹槽内形成浅沟道隔离，其中，所述牺牲层的材料包括氮化硅。本申请的半导体器件的制造方法，采用氮化硅作为材料的牺牲层作为掩膜层的蚀刻停止层，避免了后续形成浅沟道隔离凹槽时，氮氧化硅层在凹槽表面形成的颗粒导致的缺陷，从而提高了器件的良率和可靠性。

技术领域

本发明涉及CMOS工艺制造技术领域，特别涉及一种半导体器件的制造方法。

背景技术

随着超大规模集成电路的迅速发展，半导体芯片的集成度越来越高。在半导体元件的制造过程中，需要采用多道纷繁复杂的工序来形成所需要的半导体器件。金属氧化物半导体晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)是集成电路中一种重要的基本元器件，其主要由半导体衬底、栅氧化层、多晶硅栅极、栅极侧壁层和源/漏掺杂区组成。互补金属氧化物半导体(CMOS，Complementary Metal OxideSemiconductor)由于可以同时包括N沟道和P沟道场效应晶体管而受到了广泛的应用。

然而在形成用于CMOS器件的半导体器件的过程中，会形成SION，在刻蚀衬底时，一般直接以SION作为掩膜刻蚀衬底形成凹槽，并对凹槽进行填充形成沟槽隔离结构。

然而，在进行良率检测时，发现在凹槽的表面具有较多缺陷，器件的良率和可靠性较低。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件的制造方法，采用氮化硅材料的牺牲层作为浅沟槽隔离凹槽的蚀刻停止层，从而避免了采用氮氧化硅层作为蚀刻停止层导致的缺陷，降低了工艺复杂性。

根据本发明的一方面，提供一种半导体器件的制造方法，包括：形成半导体结构，所述半导体结构包括衬底以及位于所述衬底内的高压阱区和低压阱区，所述高压阱区上覆盖有第一氧化层，所述低压阱区上覆盖有第二氧化层；在所述第一氧化层和所述第二氧化层上形成氮化硅层并图案化所述氮化硅层；刻蚀所述所述第一氧化层和第二氧化层直至所述衬底中，形成凹槽；通过清洗剂对所述凹槽进行清洗，所述清洗剂包括氢氟酸；通过热氧化在暴露于所述凹槽内的衬底表面形成衬垫氧化物；通过沉积工艺在所述凹槽内和所述氮化硅上沉积介电层；以所述氮化硅层作为停止层对所述介电层进行研磨，在所述凹槽内形成浅沟道隔离结构。

可选地，所述氮化硅层上还形成有氮氧化硅层，在对沟槽进行清洗之前，去除所述氮氧化硅层。

可选地，第一氧化层的厚度大于第二氧化层的厚度。

可选地，所述高压阱区包括多个第一掺杂类型阱和多个第二掺杂类型阱，所述第一掺杂类型阱和所述第二掺杂类型阱间隔分布。

可选地，所述浅沟槽隔离凹槽位于所述第一掺杂类型阱和所述第二掺杂类型之间，以及所述高压阱区与所述低压阱区之间。

可选地，在所述凹槽内形成浅沟道隔离的步骤之后，还包括：在所述第一氧化层和所述第二氧化层的表面上形成阵列结构，形成所述阵列结构的步骤包括在所述第一氧化层和所述第二氧化层的表面上形成栅叠层结构、贯穿所述栅叠层结构的多个沟道柱以及形成多个导电通道，部分所述导电通道贯穿所述栅叠层结构。

可选地，所述半导体器件为3D存储器件。

可选地，在所述凹槽内形成浅沟道隔离结构的步骤之后，还包括：在所述第一氧化层和所述第二氧化层的表面上形成栅极导体层和栅极侧墙；在所述高压阱区和低压阱区中形成源/漏区。

可选地，所述半导体器件为互补金属氧化物半导体。