[发明专利]一种测量方法和3D存储器件

说明书

本申请公开了一种测量方法和3D存储器件。该测量方法包括：形成叠层结构，所述叠层结构包括交替堆叠的多个牺牲层与多个层间绝缘层，所述叠层结构包括存储区和测量区；刻蚀所述叠层结构，在所述存储区形成台阶结构；在所述测量区形成周期性结构；刻蚀形成贯穿所述台阶结构的多个第一假沟道孔和贯穿所述周期性结构的多个第二假沟道孔；采用生长工艺在所述第一假沟道孔底部生长第一外延层，在所述第二假沟道孔底部生长第二外延层；以及利用所述第二假沟道孔测量所述第二外延层的高度。用不作为器件存储区的测量区的第二外延层的高度来等同存储区的第一外延层的高度，能够降低测量难度。

技术领域

本发明涉及存储器技术，更具体地，涉及一种测量方法和3D存储器件。

背景技术

随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。在3D存储器件中，一般采用栅叠层结构以及沟道柱提供选择晶体管和存储晶体管，采用导电通道形成外围电路与存储单元的互联，采用假沟道柱提供机械支撑，假沟道柱一般位于存储晶体管外围的台阶区域。

在3D NAND存储器中，SEG(selective epitaxy growth，选择性外延生长)生长高度对其电学性能等有着直接影响，需要在工艺过程中进行监测，SEG通常也称为外延层。对位于存储区域的沟道柱中的SEG，其生长高度可以采用光学测量方法在线监控。但对于位于假沟道柱中的SEG，其所处的台阶区域为非周期性结构，不满足光学测量的条件。因此目前主要是通过SEM/TEM(扫描电子显微镜/透射电子显微镜)切片的方式对SEG的生长高度进行监控，然而该测量技术属于破坏式测量，测量周期长，这种方法耗时且成本高，不利于规模化量产工艺。

发明内容

本发明的目的是提供一种改进的3D存储器件的外延层高度测量方法和3D存储器件，通过在不作为存储区的测量区设置周期性结构，并在其中形成假沟道孔和外延层，根据测量区测量的外延层的高度来等同台阶区的外延层的高度，从而降低测量难度，节约成本，缩短制造周期。

根据本发明的一方面，提供了一种测量方法，包括：

形成叠层结构，所述叠层结构包括交替堆叠的多个牺牲层与多个层间绝缘层，所述叠层结构包括存储区和测量区；

刻蚀所述叠层结构，在所述存储区形成台阶结构；

在所述测量区形成周期性结构；

刻蚀形成贯穿所述台阶结构的多个第一假沟道孔和贯穿所述周期性结构的多个第二假沟道孔；

采用生长工艺在所述第一假沟道孔底部生长第一外延层，在所述第二假沟道孔底部生长第二外延层；以及

利用所述第二假沟道孔测量所述第二外延层的高度。

可选地，采用光学临界尺寸测量方法测量所述第二外延层的高度。

可选地，所述周期性结构为沿所述堆叠结构的堆叠方向按照所述牺牲层和所述层间绝缘层交替堆叠形成的多层结构，或沿所述堆叠结构的堆叠方向的单层结构。

可选地，所述测量区为所述晶圆划槽区。

可选地，刻蚀所述叠层结构，在所述存储区形成台阶结构的步骤包括：

在所述存储区的所述叠层结构上方设置掩模层，所述掩模层的开口暴露所述测量区和部分所述存储区；

经由所述掩模层的开口将所述测量区的全部叠层结构刻蚀；

经由所述掩模层的开口将所述存储区的叠层结构刻蚀，使得所述存储区的边缘呈现多级台阶分布。

可选地，在所述测量区形成周期性结构包括：