[发明专利]半导体器件及其制造方法

说明书

本发明提供的一种半导体器件及其制造方法，在所述的半导体器件的制造方法中，通过在第二阱区中形成横向排列的第四掺杂区和第二掺杂区，以使所述第二掺杂区和所述第四掺杂区组成齐纳二极管的PN结。由于所述第二掺杂区和所述第四掺杂区横向排列，因此，所述第二掺杂区和所述第四掺杂区的掺杂深度可以相同，故所述第二掺杂区可以与其导电类型相同的第一掺杂区在同一步骤中形成，以及所述第四掺杂区可以与其导电类型相同的第三掺杂区在同一步骤中形成，由此，在形成所述齐纳二极管时，无需采用额外的掩膜版及相应的光刻胶层，从而降低工艺成本。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

在目前的半导体器件中，如LDMOS器件(Laterally Diffused Metal OxideSemiconductor，横向扩散金属氧化物半导体)中，通常需要形成齐纳二极管(Zenerdiode)，以用于稳压。齐纳二极管利用PN结的反向击穿特性，即PV结反向击穿时，电流变化范围很大，而电压却基本不变，此时维持的电压成为击穿电压(Breakdown Voltage,也称为稳定电压)，从而可以起到稳压的作用。如图1所示，在制造LDMOS器件中的齐纳二极管时，需要在半导体衬底10中形成层叠的P型掺杂区11及N型掺杂区12，以利用层叠的P型掺杂区11和N型掺杂区12构成PN结，从而形成齐纳二极管。因此，P型掺杂区和N型掺杂区中必有一个区域的掺杂深度较大，即掺杂深度大于其他掺杂区域的掺杂深度，如此才能够形成层叠的P型掺杂区和N型掺杂区，因此为了将该掺杂深度大的区域与其它的掺杂区与区别开，需要采用额外的掩膜版(mask)及相应的光刻胶层，由此导致工艺成本增加。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，以解决现有技术中的掩膜工艺成本较高的问题。

为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底定义有用于形成场效应晶体管的第一区域和用于形成齐纳二极管的第二区域；

在所述第一区域的所述半导体衬底中形成第一阱区，并在所述第二区域的所述半导体衬底中形成第二阱区，所述第一阱区与所述第二阱区的导电类型相同；

在所述第一阱区中形成第一导电类型的第一掺杂区，并在所述第二阱区中形成第一导电类型的第二掺杂区；以及，

在所述第一阱区中形成第二导电类型的第三掺杂区，并在所述第二阱区中形成所述第二导电类型的第四掺杂区，所述第四掺杂区和所述第二掺杂区横向排列，以使所述第二掺杂区和所述第四掺杂区组成齐纳二极管的PN结，其中，所述第二导电类型与所述第一导电类型的导电类型相反。

可选的，在所述的半导体器件的制造方法中，所述第一阱区和所述第二阱区的形成方法包括：

在所述半导体衬底上形成图形化的第一光刻胶层，所述图形化的第一光刻胶层具有第一开口和第二开口，所述第一开口暴露出所述第一区域的部分所述半导体衬底，所述第二开口暴露出所述第二区域的部分所述半导体衬底；

以所述图形化的第一光刻胶层为掩膜执行第一离子注入工艺，以在所述第一区域的所述半导体衬底中形成所述第一阱区，以及在所述第二区域的所述半导体中形成所述第二阱区；以及，

去除所述图形化的第一光刻胶层。

可选的，在所述的半导体器件的制造方法中，所述第一离子注入工艺的离子为P型，其中，所述第一离子注入工艺的掺杂浓度为2E12/cm²～4E13/cm²，以及能量为100kev～1500kev。

可选的，在所述的半导体器件的制造方法中，所述第一离子注入工艺的离子为N型，其中，所述第一离子注入工艺的掺杂浓度为2E13/cm²～4E15/cm²，以及能量为5kev～30kev。