[发明专利]分栅式快闪存储器的制造方法

说明书

本发明提供一种分栅式快闪存储器的制造方法，利用各向同性刻蚀去除存储区上的前端结构的顶面和侧面的逻辑栅材料层，可使所述前端结构的顶面和侧面的逻辑栅材料层具有相同的刻蚀速度，并可避免逻辑栅材料层残留在所述前端结构的侧面。后续刻蚀所述介质层时，可避免因前端结构的侧面存在逻辑栅材料层的残留而导致的介质层被刻蚀过多，以及后续刻蚀字线材料层时，可避免因前端结构侧面的介质层被刻蚀过多而导致的字线边缘的高度过低。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种分栅式快闪存储器的制造方法。

背景技术

现有的分栅式快闪存储器存在列穿通串扰失效(PTC，column punch through)的问题。造成该PTC问题的原因是在分栅式快闪存储器的制造过程中，对源漏极(S/D)进行离子注入(IMP)时，由于字线边缘的高度过低，会使IMP注入穿透字线，从而导致PTC问题的产生。具体的，参考图1～3，其为现有的分栅式快闪存储器的制造方法中形成的结构示意图，现有的分栅式快闪存储器的制造方法包括：如图1所示，步骤一，提供衬底10，所述衬底10包括存储区I和外围区II，所述存储区I上形成有存储单元的前端结构11，所述衬底10上依次形成有字线材料层20、氧化层30和逻辑栅材料层40，由于存储区I上形成有存储单元的前端结构11，使得存储区上I的逻辑栅材料层40的顶面高度不同。步骤二，参考图2，采用各向异性刻蚀所述逻辑栅材料层40以去除所述存储区I的逻辑栅材料层40，并形成逻辑栅于所述外围区II上，以及暴露出所述存储区的所述氧化层30。步骤三，参考图3，刻蚀所述氧化层30，暴露出所述字线材料层20。步骤四，去除所述前端结构11顶面的所述字线材料层20，以形成字线。

但在上述步骤中，在执行步骤二时，由于存储区I上的逻辑栅材料层40的表面高度不同，且采用各向异性刻蚀同时对存储区I与外围区II的逻辑栅材料层40进行刻蚀，刻蚀前端结构11顶面的逻辑栅材料层40与刻蚀前端结构11侧面的逻辑栅材料层40的刻蚀速度不同，因此导致在刻蚀所述逻辑栅材料层40以后，前端结构11的侧面残留有逻辑栅材料层40，特别是前端结构11侧面与存储区I表面的拐角处较易残留有逻辑栅材料层40(如图2虚线框中所示)。在刻蚀所述氧化层30(步骤三)时，残留的逻辑栅材料层40会导致氧化层30中位于前端结构11侧面且靠近前端结构11顶面的部分被刻蚀过多，即导致前端结构11侧面的氧化层(或者说剩余的氧化层)分布不均匀(如图3虚线框中所示)，甚至会暴露出字线材料层20中位于前端结构11侧面的一部分。后续对字线材料层20进行刻蚀时(步骤四中)，剩余的氧化层30无法对前端结构11侧面的字线材料层20(或者说字线材料层的侧壁)进行保护，从而导致形成的字线边缘的高度过低，后续容易被穿透，造成PTC的问题。

发明内容

本发明的目的在于提供一种分栅式快闪存储器的制造方法，以解决字线边缘的高度过低的问题。

为解决上述技术问题，本发明提供一种分栅式快闪存储器的制造方法，包括：

提供一衬底，所述衬底包括存储区和外围区，所述存储区上形成有至少两个存储单元的前端结构，每个所述前端结构覆盖部分所述存储区；

在所述衬底上依次形成字线材料层、介质层和逻辑栅材料层，所述字线材料层形成于所述前端结构的顶面和侧面，并延伸至所述存储区的表面，所述介质层覆盖所述字线材料层并延伸覆盖所述外围区，所述逻辑栅材料层覆盖所述介质层；

刻蚀所述外围区上的所述逻辑栅材料层，以形成逻辑栅层，所述逻辑栅层覆盖所述外围区上的部分所述介质层；

利用各向同性刻蚀去除所述存储区上的所述逻辑栅材料层，以暴露出所述存储区上的所述介质层；

去除所述存储区上的部分所述介质层，以暴露出所述存储区表面和所述前端结构顶面的所述字线材料层；

以剩余的所述介质层为掩膜刻蚀暴露出的所述字线材料层，以形成字线，所述字线的顶面与所述前端结构的顶面平齐。