[发明专利]低电平逻辑转高电平逻辑的高频levelshift电路与电路系统

权利要求书

1.一种低电平逻辑转高电平逻辑的高频levelshift电路，其特征在于，包括：

第一电压源(111)，用于提供数值为第一电压值的电压；

第二电压源(112)，用于提供数值为第二电压值的电压；

第一MOS管(120)，与所述第一电压源(111)电连接；

第二MOS管(130)，与所述第一MOS管(120)电连接；

第三MOS管(140)，所述第三MOS管(140)的一端与所述第一MOS管(120)电连接，所述第三MOS管(140)的另一端接地；所述第三MOS管(140)还与所述第二MOS管(130)电连接；

第四MOS管(150)，所述第四MOS管(150)的一端与所述第二MOS管(130)电连接，所述第四MOS管(150)的另一端接地；所述第四MOS管(150)还与所述第一MOS管(120)电连接；差分缓冲器(160)，所述差分缓冲器(160)的输入端(161)与所述第二电压源(112)电连接，所述差分缓冲器(160)的第一输出端(162)与所述第三MOS管(140)电连接，所述差分缓冲器(160)的第二输出端(163)与所述第四MOS管(150)电连接；

第一输出端节点(171)，设置于所述第一MOS管(120)和所述第三MOS管(140)之间的连接链路上；

第二输出端节点(172)，设置于所述第二MOS管(130)和所述第四MOS管(150)之间的连接链路上；

第一调整管(180)，一端与所述第一电压源(111)电连接，另一端电连接于所述第二MOS管(130)和所述第二输出端节点(172)之间的连接链路；所述第一调整管(180)还与所述差分缓冲器(160)的第一输出端(162)电连接；所述第一调整管(180)还与所述第三MOS管(140)电连接；

第二调整管(190)，一端与所述第一电压源(111)电连接，另一端电连接于所述第一MOS管(120)和所述第一输出端节点(171)之间的连接链路；所述第二调整管(190)还与所述差分缓冲器(160)的第二输出端(163)电连接；所述第二调整管(190)还与所述第四MOS管(150)电连接。

2.根据权利要求1所述的低电平逻辑转高电平逻辑的高频levelshift电路，其特征在于，所述第一MOS管(120)和所述第二MOS管(130)均为PMOS管，所述第三MOS管(140)和所述第四MOS管(150)均为NMOS管。

3.根据权利要求2所述的低电平逻辑转高电平逻辑的高频levelshift电路，其特征在于，所述第一调整管(180)和所述第二调整管(190)均为NMOS管。

4.根据权利要求3所述的低电平逻辑转高电平逻辑的高频levelshift电路，其特征在于，所述第一MOS管(120)的源极(121)与所述第一电压源(111)电连接，所述第一MOS管(120)的漏极(122)与所述第三MOS管(140)的漏极(142)电连接，所述第一MOS管(120)的栅极(123)与所述第二MOS管(130)的漏极(132)电连接；

所述第二MOS管(130)的源极(131)与所述第一电压源(111)电连接，所述第二MOS管(130)的栅极(133)与所述第一MOS管(120)的漏极(122)电连接，第二MOS管(130)的漏极(132)与所述第四MOS管(150)的漏极(152)电连接；

所述第三MOS管(140)的源极(141)接地，所述第三MOS管(140)的栅极(143)与所述差分缓冲器(160)的第一输出端(162)电连接，所述第四MOS管(150)的源极(151)接地，所述第四MOS管(150)的栅极(153)与所述差分缓冲器(160)的第二输出端(163)电连接；

所述第一输出端节点(171)设置于所述第一MOS管(120)的漏极(122)和所述第三MOS管(140)的漏极(142)之间的连接链路上；

所述第二输出端节点(172)设置于所述第二MOS管(130)的漏极(132)和所述第四MOS管(150)的漏极(152)之间的连接链路上。