[发明专利]海思编解码芯片实现多画面叠加的方法和系统

说明书

本发明提供海思编解码芯片实现多画面叠加的方法和系统，包括画面输入源、海思编解码芯片、画面显示端、编辑器；经过确定参照物和偏移量，对叠加画面进行偏移、旋转、裁剪或缩放，将偏移、旋转、裁剪或缩放后的叠加画面放置到背景画面上等步骤，通过海思编解码芯片，将不同的已实现的画面叠加到一起，形成新的更为复杂的画面，以丰富画面展现的内容，提供更多彩的展示图像。

技术领域

本发明涉及画面处理技术领域，特别涉及海思编解码芯片实现多画面叠加的方法和系统。

背景技术

系统芯片(SoC，system on chip，也叫片上系统)，包括了编解码单元 (用于压缩视频流)，CPU(系统控制)，ISP(图像信号处理)等几个部分。早年上述每个功能都是分立的芯片，现在可以集成到一颗芯片里。不管是电视，还是视频监控，大量制造商都采用海思芯片。

但是，在画面处理方面，现有技术中没有很好的实现画面叠加的技术方案。

发明内容

针对现有技术存在的问题，本发明提供海思编解码芯片实现多画面叠加的方法和系统。

为实现上述目的，本发明的具体方案如下：

提供海思编解码芯片实现多画面叠加的方法，该方法包括如下步骤：

S1，获取多画面，对每一画面上不同类型物体进行参照物识别，形成参照物集合；

S2、指定其一画面为背景画面，其余画面为待叠加画面；

S3，以背景画面为基准，依次调整待叠加画面角度，使其与背景画面上同类型参照物偏移量最小进行画面叠加合成；

其中，画面叠加合成通过海思编解码芯片完成。

进一步地，所述参照物偏移量根据如下公式来确定：

其中：

f表示，偏移描述函数；

Δ表示，偏移量的差额；

θ表示，叠加画面偏转的角度，0°≤θ≤360°；

Δ_n表示，第n参照物的偏移量，n为正整数。

进一步地，步骤S1识别的参照物的数量为3个，且不在同一条直线上。

进一步地，所述叠加画面的个数为3个。

进一步地，所述叠加画面位于背景画面的上层。

进一步地，画面叠加合成前通过海思芯片的VPSS缩放模块对叠加画面进行偏移、旋转、裁剪或缩放。

海思编解码芯片实现多画面叠加的系统，包括：画面输入源、海思编解码芯片、画面显示端、编辑器；

海思编解码芯片包含：VPSS缩放模块、VDEC视频解码模块、VENC视频编码模块、显示帧缓冲区、VO模块；

画面输入源将画面信息输送到VENC视频编码模块，经过VENC视频编码模块处理的画面信息发送给VPSS缩放模块进行偏移、旋转、缩放、裁剪、合成处理，编辑器与海思编解码芯片的VPSS缩放模块连接，进行画面的编辑工作，处理后的画面通过VDEC视频解码模块处理，通过IVE模块拷贝到显示帧缓冲区，由VO模块将显示帧缓冲区的画面信息传递给画面显示端显示。

进一步地，所述编辑器包含用户操作界面。

采用本发明的技术方案，具有以下有益效果：