[发明专利]半导体器件及其制造方法及包括该器件的电子设备

说明书

公开了一种半导体器件及其制造方法及包括该器件的电子设备。根据实施例，半导体器件可以包括：在衬底上实质上沿竖直方向延伸的有源区；绕有源区在竖直方向上的中间段的至少部分外周形成的栅堆叠，其中有源区包括与栅堆叠相对的沟道区以及分别在沟道区在竖直方向上的相对两侧的第一源/漏区和第二源/漏区；第一侧墙和第二侧墙，分别介于栅堆叠的导体层与第一源/漏区之间以及栅堆叠的导体层与第二源/漏区之间。

技术领域

本公开涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。

另外，在水平型器件中，侧墙可以没于栅堆叠在横向上的相对两侧(即，栅堆叠分别面向在横向上彼此相对的源/漏区的这两侧)。由于常规侧墙形成工艺的限制，在竖直型器件中，难以在栅堆叠在竖直方向上的相对两侧(即，栅堆叠分别面向在竖直方向上彼此相对的源/漏区的两侧)，形成侧墙。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种能够很好地控制栅长的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

根据本公开的一个方面，提供了一种半导体器件，包括：在衬底上实质上沿竖直方向延伸的有源区；绕有源区在竖直方向上的中间段的至少部分外周形成的栅堆叠，其中有源区包括与栅堆叠相对的沟道区以及分别在沟道区在竖直方向上的相对两侧的第一源/漏区和第二源/漏区；第一侧墙和第二侧墙，分别介于栅堆叠的导体层与第一源/漏区之间以及栅堆叠的导体层与第二源/漏区之间。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上设置实质上沿竖直方向延伸的有源区；使有源区在竖直方向上的中间段相对于有源区在竖直方向上的下段和上段在横向上凹入；沿有源区的中间段相对于下段和上段形成的凹入的表面形成栅介质层和功函数调节层；在形成有栅介质层和功函数调节层的凹入中形成第一位置保持层；以第一位置保持层为掩模，对功函数调节层进行选择性刻蚀，从凹入中去除部分功函数调节层，以在凹入中形成间隙；沿着有源区的表面形成侧墙，侧墙填充间隙且与功函数调节层相接；去除第一位置保持层，以释放凹入中的空间；以及形成栅电极材料层，栅电极材料层填充空间。

根据本公开的另一方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。

根据本公开的实施例，在竖直型器件中引入了(栅)侧墙，从而可以增大栅堆叠特别是其中的导体层与源/漏区之间的电间隔距离，并因此可以抑制寄生电容的增长，特别是在导体层厚度增大以降低电阻的情况下。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至14示出了根据本公开实施例的制造半导体器件的流程中部分阶段的示意图；

图15至17示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；

图18至19示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；

图20至23示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。