[发明专利]集成电路和集成电路组

权利要求书

1.一种集成电路，所述集成电路包括：

基底；

第一有源区域；

第二有源区域，在第一方向上与第一有源区域间隔开；

第一电源线，平行于与第一方向交叉的第二方向延伸；

第二电源线，平行于第二方向延伸；

多个栅极图案，平行于第一方向延伸，其中，所述多个栅极图案在第二方向上彼此间隔开；

第一接触件，设置在第一有源区域和第二有源区域中的至少一个内，并设置在所述多个栅极图案中的至少一个上；

下金属线；

上金属线；

过孔，将下金属线连接到上金属线；

多个鳍，沿第二方向延伸，其中，所述多个鳍形成在第一有源区域和第二有源区域中的所述至少一个上；

源区/漏区，设置在第一有源区域和第二有源区域中的所述至少一个的部分中，并位于所述多个栅极图案中的所述至少一个的两侧处；以及

第二接触件，连接到源区/漏区；

其中，所述多个栅极图案在所述多个鳍上设置为沿第一方向跨过所述多个鳍并彼此平行地延伸；

其中，第一接触件设置在第一层中，下金属线设置在第二层中，上金属线设置在第三层中；

其中，第一接触件将所述多个栅极图案中的所述至少一个电连接至下金属线；

其中，第一接触件包括与所述多个栅极图案中的所述至少一个接触的第一部分和与下金属线接触的第二部分；并且

其中，第一有源区域和第二有源区域分别包括PMOSFET区域和NMOSFET区域。

2.根据权利要求1所述的集成电路，其中，第一层至第三层是层间绝缘层。

3.根据权利要求1所述的集成电路，其中，源区/漏区是外延图案。

4.根据权利要求1所述的集成电路，其中，源区/漏区由晶格常数不同于基底的晶格常数的半导体材料形成或包括晶格常数不同于基底的晶格常数的半导体材料。

5.根据权利要求1所述的集成电路，其中，第二接触件包括沿所述多个鳍并在第二方向上布置的多个第二接触件。

6.根据权利要求1所述的集成电路，所述集成电路还包括覆盖图案，覆盖图案设置为覆盖所述多个栅极图案中的每个栅极图案的顶表面。

7.根据权利要求1所述的集成电路，所述集成电路还包括多个第一隔离层，所述多个第一隔离层设置在所述多个鳍中的每个鳍的两侧处。

8.根据权利要求7所述的集成电路，所述集成电路还包括第二隔离层，第二隔离层插置在第一有源区域和第二有源区域之间。

9.根据权利要求8所述的集成电路，其中，第二隔离层的底表面低于所述多个第一隔离层的底表面。

10.根据权利要求8所述的集成电路，其中，第二隔离层限定PMOSFET区域和NMOSFET区域。

11.根据权利要求8所述的集成电路，其中，第二隔离层的深度大于所述多个第一隔离层的深度。

12.根据权利要求1所述的集成电路，其中，下金属线平行于第二方向延伸。

13.根据权利要求1所述的集成电路，其中，上金属线平行于第一方向延伸。