[发明专利]集成电路和集成电路组

说明书

提供集成电路和集成电路组。该集成电路包括：基底；第一和第二有源区；第一和第二电源线；多个栅极图案，平行第一方向延伸并沿第二方向彼此间隔开；第一接触件，在有源区内和栅极图案上；连接下金属线和上金属线的过孔；多个鳍，沿第二方向延伸并形成在有源区上；源区/漏区，在有源区中和栅极图案两侧处；第二接触件，连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中，下金属线在第二层中，上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。

本发明专利申请是2016年7月29日提交到国家知识产权局的、申请号为201610615043.X、发明名称为“设计半导体装置的布图的方法和制造半导体装置的方法”的发明专利申请的分案申请。

技术领域

本发明构思涉及半导体装置的有源元件的诸如金属线和过孔的互连件。更具体地，本发明构思涉及一种设计包括场效应晶体管的半导体装置的布图的方法以及一种利用该方法制造半导体装置的方法。

背景技术

由于半导体装置的小尺寸、多功能和/或低成本特性，它们在电子行业受到重视。半导体装置可以被划分成用于存储数据的存储器装置、用于处理数据的逻辑装置或包括存储器元件和逻辑元件两者的混合装置。为了满足对以高速操作和/或消耗功率量低的电子装置不断增加的需求，有必要生产提供高性能和/或多功能但仍然保留高可靠性的半导体装置。为了满足这些技术需求，正在提高半导体装置的复杂性和/或集成度。

发明内容

根据发明构思，提供了一种制造半导体装置的布图的方法，所述方法包括：设置标准单元布图，设置标准单元布图的步骤包括：生成标准单元布图的互连布图的初始管脚图案；执行布线步骤以产生初始管脚图案连接到高水平互连图案的高水平互连布图；基于完成布线步骤时而获得的接触信息，在标准单元布图的互连布图的区域中产生后管脚图案，其中，后管脚图案小于初始管脚图案。

根据发明构思，还提供了一种设计半导体装置的布图的方法，所述方法可以包括：在单元库中设置第一标准单元布图和第二标准单元布图，设置第一标准单元布图和第二标准单元布图的步骤包括分别在第一标准单元布图和第二标准单元布图上安置第一初始管脚图案和第二初始管脚图案；安置第一标准单元布图和第二标准单元布图；执行布线步骤以使第一初始管脚图案和第二初始管脚图案连接到高水平互连布图；基于将在布线步骤之后获得的接触信息，分别使用第一初始管脚图案和第二初始管脚图案产生第一管脚图案和第二管脚图案。第一初始管脚图案和第二初始管脚图案可以在尺寸和布置方面彼此相同，第一管脚图案和第二管脚图案可以在尺寸和布置方面彼此不同。

根据发明构思，还提供了一种制造半导体装置的方法，所述方法包括：产生半导体装置的布图的工艺，所述布图包括标准单元布图；基于半导体装置的布图制造具有掩模图案的光掩模；使用光掩模在基底上形成金属线层和过孔，所述过孔竖直地连接不同的金属线层，其中，产生半导体装置的布图的步骤包括：在标准单元布图的逻辑布图上安置下过孔图案；在下过孔图案上安置初始管脚图案；在标准单元布图上执行在初始管脚图案上安置高水平互连布图和上过孔图案的布线步骤，上过孔图案使初始管脚图案连接到高水平互连布图的元件；产生使下过孔图案连接到上过孔图案的后管脚图案，其中，后管脚图案和初始管脚图案占据工艺中的叠置区域。