[发明专利]具有集成存储器一致性互连的存储器和存储控制器在审
申请号: | 202110482098.9 | 申请日: | 2021-04-30 |
公开(公告)号: | CN113609033A | 公开(公告)日: | 2021-11-05 |
发明(设计)人: | 纳尔辛·克里希纳·维贾伊拉奥;克里斯蒂安·马库斯·彼得森 | 申请(专利权)人: | 脸谱公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 北京安信方达知识产权代理有限公司 11262 | 代理人: | 俞立文;杨明钊 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 集成 存储器 一致性 互连 存储 控制器 | ||
1.一种控制器设备,包括:
通信接口,其被配置为经由互连总线接收数据操作请求;
集成互连协议组件,其在所述控制器设备上,并被配置为处理经由所述互连总线的通信,所述集成互连协议组件支持所述控制器设备外部的多个不同处理设备之间的一致性;和
集成存储器或存储控制器组件,所述集成存储器或存储控制器组件在同一控制器设备上,并且其中,所述集成存储器或存储控制器组件被配置为处理所述数据操作请求,包括被配置为管理与所述控制器设备外部的存储器或数据存储设备的通信。
2.根据权利要求1所述的设备,其中,所述控制器设备的通信接口包括PCI Express(PCIe)PHY接口。
3.根据权利要求1所述的设备,其中,所述互连总线包括计算快速链路(CXL)总线。
4.根据权利要求1所述的设备,其中,所述集成存储器或存储控制器组件包括以下之一:
双数据速率同步动态随机存取存储器(DDR SDRAM)控制器、低功率DDR SDRAM(LPDDR)控制器或存储装置级存储器(SCM)控制器。
5.根据权利要求1所述的设备,其中,所述存储器或数据存储设备包括以下之一:
双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率DDRSDRAM(LPDDR)或存储装置级存储器(SCM)。
6.根据权利要求1所述的设备,其中,所述控制器设备上的所述集成互连协议组件和所述控制器设备上的所述集成存储器或存储控制器组件经由单个定制和优化的接口直接连接。
7.根据权利要求1所述的设备,其中,所述控制器设备上的所述集成互连协议组件和所述控制器设备上的所述集成存储器或存储控制器组件直接连接,而不需要所述集成互连协议组件上的单独接口或所述集成存储器或存储控制器组件上的单独接口。
8.根据权利要求1所述的设备,其中,所述控制器设备上的所述集成互连协议组件和所述控制器设备上的所述集成存储器或存储控制器组件直接连接。
9.根据权利要求1所述的设备,还包括用于存储数据的队列或缓冲器的统一集合,其中,所述队列或缓冲器的统一集合在所述控制器设备上的所述集成互连协议组件和所述控制器设备上的所述集成存储器或存储控制器组件之间共享。
10.根据权利要求1所述的设备,其中,所述控制器设备上的所述集成互连协议组件的队列或缓冲器的集合与所述控制器设备上的所述集成存储器或存储控制器组件的队列或缓冲器的另一集合相结合,以形成队列或缓冲器的单个统一集合。
11.一种方法,包括:
由控制器设备的通信接口经由互连总线接收数据操作请求;
由所述控制器设备上的集成互连协议组件处理经由所述互连总线的通信,其中,所述集成互连协议组件支持所述控制器设备外部的多个不同处理设备之间的一致性;和
由同一控制器设备上的集成存储器或存储控制器组件处理所述数据操作请求,其中,所述集成存储器或存储控制器组件被配置为管理与所述控制器设备外部的存储器或数据存储设备的通信。
12.根据权利要求11所述的方法,其中,所述控制器设备的通信接口包括PCI Express(PCIe)PHY接口。
13.根据权利要求11所述的方法,,其中,所述互连总线包括计算快速链路(CXL)总线。
14.根据权利要求11所述的方法,其中,所述集成存储器或存储控制器组件包括以下之一:
双数据速率同步动态随机存取存储器(DDR SDRAM)控制器、低功率DDR SDRAM(LPDDR)控制器或存储装置级存储器(SCM)控制器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于脸谱公司,未经脸谱公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110482098.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于动态功率节省的低电压时钟摆动耐受时序电路
- 下一篇:多层编织制品