[发明专利]一种半导体封装结构以及半导体封装方法

说明书

本发明公开了一种半导体封装结构以及半导体封装方法。该半导体封装结构包括：N个垂直堆叠的半导体结构和N个相互绝缘的接地端，其中，N的取值包括大于或等于1的整数；半导体结构包括第一晶圆、待屏蔽元件和电磁屏蔽结构，电磁屏蔽结构包括第一电磁屏蔽结构；待屏蔽元件位于第一晶圆的第一表面；第一电磁屏蔽结构位于第一晶圆的第一表面，第一电磁屏蔽结构在第一晶圆的投影覆盖待屏蔽元件在第一晶圆的投影；第一电磁屏蔽结构与接地端电连接，不同第一电磁屏蔽结构与不同的接地端电连接。本发明实施例提供的技术方案在保证半导体封装结构高集成度的基础上，实现了一种电磁信号隔离度高的半导体封装结构。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种半导体封装结构以及半导体封装方法。

背景技术

随着集成电路技术的发展，横向尺寸小的半导体封装结构的应用越来越广泛。

现有的半导体封装结构通常包括至少一个水平放置的半导体结构。现有半导体封装结构存在的技术缺陷是其横向尺寸太大，不利于形成集成度高的半导体封装结构。但是将半导体结构垂直堆叠时，半导体结构内部的电路元件之间容易发生电磁信号的干扰。

因此，亟需一种集成度高且电磁信号隔离度高的半导体封装结构。

发明内容

有鉴于此，本发明实施例提供了一种半导体封装结构以及半导体封装方法，在保证半导体封装结构高集成度的基础上，以实现一种电磁信号隔离度高的半导体封装结构。

本发明实施例提供了一种半导体封装结构，包括：N个垂直堆叠的半导体结构和N个相互绝缘的接地端，其中，所述N的取值包括大于或等于1的整数；

所述半导体结构包括第一晶圆、待屏蔽元件和电磁屏蔽结构，所述电磁屏蔽结构包括第一电磁屏蔽结构；所述待屏蔽元件位于所述第一晶圆的第一表面；所述第一电磁屏蔽结构位于所述第一晶圆的第一表面，所述第一电磁屏蔽结构在所述第一晶圆的投影覆盖所述待屏蔽元件在所述第一晶圆的投影；

所述第一电磁屏蔽结构与所述接地端电连接，不同所述第一电磁屏蔽结构与不同的所述接地端电连接。

本发明实施例还提供了一种半导体封装方法，包括：形成N个垂直堆叠的半导体结构，其中，所述N的取值包括大于或等于1的整数；所述半导体结构包括第一晶圆、待屏蔽元件和电磁屏蔽结构，电磁屏蔽结构包括第一电磁屏蔽结构；所述待屏蔽元件位于所述第一晶圆的第一表面；所述第一电磁屏蔽结构位于所述第一晶圆的第一表面，所述第一电磁屏蔽结构在所述第一晶圆的投影覆盖所述待屏蔽元件在所述第一晶圆的投影；

形成N个相互绝缘的接地端，其中，所述第一电磁屏蔽结构与所述接地端电连接，不同所述电磁屏蔽结构与不同的所述接地端电连接。

本实施例提供的技术方案，N个垂直堆叠的半导体结构中，每一个半导体结构都设置有包括第一电磁屏蔽结构的电磁屏蔽结构，由于第一电磁屏蔽结构在第一晶圆的投影覆盖待屏蔽元件在第一晶圆的投影，不同半导体结构的电磁屏蔽结构绝缘设置，且不同电磁屏蔽结构与不同的接地端电连接，每一个半导体结构的待屏蔽元件均设置有第一电磁屏蔽结构构成的等势体，待屏蔽元件发射的电磁波信号不能穿过第一电磁屏蔽结构构成的等势体，因此可以避免N个垂直堆叠的半导体结构的待屏蔽元件发生电磁信号干扰的问题。并且N个半导体结构垂直堆叠形成半导体封装结构，相比将N个水平放置的半导体结构来说，大大降低了半导体封装结构的横向尺寸，提高了半导体封装结构的集成度。

附图说明

图1是现有技术中2个垂直堆叠的半导体结构组成的半导体封装结构的结构示意图；

图2为本发明实施例提供的一种半导体封装结构的结构示意图；

图3为本发明实施例提供的另一种半导体封装结构的结构示意图；

图4为发明实施例提供的又一种半导体封装结构的结构示意图；