[发明专利]锁相环电路及数字时间转换器误差消除方法

权利要求书

1.一种锁相环PLL电路，其特征在于，该PLL电路包括第一选择电路、第一数字时间转换器DTC和第二选择电路；

其中，该第一选择电路用于接收参考信号和反馈信号，以及，用于根据选择信号将该参考信号和该反馈信号之一者发送至该第一DTC；

该第一DTC耦接该第一选择电路，用于接收该参考信号或该反馈信号，并根据第一延迟控制信号抖动接收到的该参考信号或该反馈信号；以及，

该第二选择电路耦接该第一DTC和该第一选择电路，用于根据该选择信号确定输出参考信号和输出反馈信号的耦接路径。

2.如权利要求1所述的PLL电路，其特征在于，该第一选择电路包括第一多工器和第二多工器，且该第二选择电路包括第三多工器和第四多工器；

或者，

该第一选择电路包括第一开关和第二开关，且该第二选择电路包括第三开关和第四开关。

3.如权利要求1所述的PLL电路，其特征在于，在第一周期中，该选择信号为第一值，该第一选择电路将该参考信号发送至该第一DTC，而在第二周期中，该选择信号为第二值，该第一选择电路将该反馈信号发送至该第一DTC。

4.如权利要求3所述的PLL电路，其特征在于，在该第一周期中，该第二选择电路基于其来自该第一DTC的第一输入来输出该输出参考信号，并基于其来自该第一选择电路的第二输入来输出该输出反馈信号；在该第二周期中，该第二选择电路基于其来自该第一DTC的第一输入来输出该输出反馈信号，并基于其来自该第一选择电路的第二输入来输出该输出参考信号。

5.如权利要求3所述的PLL电路，其特征在于，该第一延迟控制信号在该第一周期和该第二周期的期间具有相同的设置。

6.如权利要求1所述的PLL电路，其特征在于，该PLL电路还包括第二DTC，该第二DTC耦接该第一选择电路和该第二选择电路；

其中，该第一选择电路还用于根据该选择信号将该参考信号和该反馈信号之另一者发送至该第二DTC，以及，该第二DTC用于根据第二延迟控制信号抖动接收到的该参考信号或该反馈信号；

其中，该第二选择电路根据该选择信号确定是基于其来自该第一DTC的第一输入来输出该输出参考信号且基于其来自该第二DTC的第二输入来输出该输出反馈信号，还是基于其来自该第一DTC的第一输入来输出该输出反馈信号且基于其来自该第二DTC的第二输入来输出该输出参考信号。

7.如权利要求6所述的PLL电路，其特征在于，该第二延迟控制信号在该第一周期和该第二周期的期间具有相同的设置。

8.如权利要求1所述的PLL电路，其特征在于，该第二选择电路将该输出参考信号和该输出反馈信号发送至相频检测器PFD或时间数字转换器TDC。

9.如权利要求8所述的PLL电路，其特征在于，该PFD被配置在该第一TDC和该第二选择电路之间，或者，被配置在该第一选择电路的前面。

10.一种数字时间转换器DTC误差消除方法，其应用于锁相环PLL电路，该方法包括：

该PLL电路的第一选择电路接收参考信号和反馈信号；

该第一选择电路根据选择信号将该参考信号和该反馈信号之一者发送至该PLL电路的第一DTC；

该第一DTC根据第一延迟控制信号抖动接收到的该参考信号或该反馈信号；以及，

该PLL电路的第二选择电路根据该选择信号确定输出参考信号和输出反馈信号的耦接路径。

11.如权利要求10所述的DTC误差消除方法，其特征在于，该第一选择电路包括第一多工器和第二多工器，该第二选择电路包括第三多工器和第四多工器；

或者，

其中，该第一选择电路包括第一开关和第二开关，该第二选择电路包括第三开关和第四开关。