[发明专利]锁相环电路及数字时间转换器误差消除方法

说明书

本发明提供了一种锁相环(PLL)电路。锁相环(PLL)电路包括第一DTC，第一选择电路和第二选择电路。第一选择电路耦接第一DTC，第一选择电路接收参考信号和反馈信号，并根据选择信号将参考信号或反馈信号发送给第一DTC。第一DTC接收第一延迟控制信号，以抖动接收到的参考信号或反馈信号。第二选择电路耦接到第一DTC和第一选择电路，第二选择电路根据选择信号确定输出参考信号或输出反馈信号的路径。相应地，本发明还提供了一种数字时间转换器(DTC)误差消除方法，能够在锁相环(PLL)电路中减少DTC误差。

技术领域

本发明通常涉及数字时间转换器(digital-to-time convertor，DTC)技术，以及更具体地，涉及DTC误差消除(error cancellation)技术，在该技术中，参考信号和反馈信号能够被交替地(alternately)发送至数字时间转换器(DTC)。

背景技术

数字时间转换器(DTC)常应用于锁相环(Phase-Locked Loop，PLL)电路，例如，全数字锁相环(all-digital phase-locked loop，ADPLL)。数字时间转换器(DTC)能够被用来根据其输入处的延迟控制信号延迟输入信号(例如，参考信号)的边沿(edges)。但是，由于压力(pressure)，温度或电压的变化，可能会产生DTC误差项。DTC误差会导致锁相环(PLL)电路中的失配和低频噪声。

发明内容

有鉴于此，本发明的目的之一在于提供一种功率配置方法及用户设备，以解决上述问题。本发明提供了一种锁相环(PLL)电路和数字时间转换器(DTC)误差消除方法，以克服上述问题。

本发明的实施例提供了一种锁相环(PLL)电路。该锁相环(PLL)电路包括第一DTC，第一选择电路和第二选择电路。第一选择电路接收参考信号和反馈信号，并根据选择信号将该参考信号或该反馈信号发送给第一DTC。第一DTC接收第一延迟控制信号以抖动(dither)接收到的参考信号或反馈信号。第一选择电路耦接到第一DTC。第二选择电路耦接到第一DTC和第一选择电路。第二选择电路根据选择信号确定输出参考信号或输出反馈信号的耦接路径。

在本发明的一些实施例中，第一选择电路包括第一多工器和第二多工器，以及，第二选择电路包括第三多工器和第四多工器。

在本发明的一些实施例中，第一选择电路包括第一开关和第二开关，以及，第二选择电路包括第三开关和第四开关。

在本发明的一些实施例中，在第一周期中，选择信号是第一值，以及，第一选择电路将参考信号发送至第一DTC，而将反馈信号发送至第二选择电路。在第二周期中，选择信号是第二值，以及，第一选择电路将反馈信号发送至第一DTC，而将参考信号发送至第二选择电路。在第一周期中，第二选择电路基于来自第一DTC的第一输入来输出该输出参考信号，并且基于来自第一选择电路的第二输入来输出该输出反馈信号，以及在第二周期中，第二选择电路基于来自第一DTC的第一输入来输出该输出反馈信号，并且基于来自第一选择电路的第二输入来输出该输出参考信号。

在本发明的一些实施例中，锁相环(PLL)电路还包括第二DTC。第二DTC耦接到第一选择电路和第二选择电路。第二DTC接收第二延迟控制信号以抖动接收到的参考信号或反馈信号。根据选择信号，第一选择电路将参考信号或反馈信号发送至第二DTC。根据该选择信号，第二选择电路确定出基于来自第一DTC的第一输入来输出该输出参考信号并基于来自第二DTC的第二输入来输出该输出反馈信号；或者，基于来自第一DTC的第一输入来输出该输出反馈信号并基于来自第二DTC的第二输入来输出该输出参考信号。

在本发明的一些实施例中，第二选择电路将输出参考信号和输出反馈信号发送至相频检测器(PFD)或时间数字转换器(TDC)。

在本发明的一些实施例中，相频检测器(PFD)位于第一TDC和第二选择电路之间。