[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，包括：

栅叠层结构，包括交替堆叠的多个栅极导体层与多个层间绝缘层；

多个沟道柱，贯穿所述栅叠层结构；以及

导电通道，贯穿所述栅叠层结构，

其中，所述导电通道包括：

芯部和导电柱，所述导电柱位于所述芯部上方；

第一导电层，覆盖所述芯部的侧壁与底部，并围绕所述导电柱的侧壁；以及

第二导电层，位于所述芯部与导电部之间并覆盖所述导电柱的侧壁，

其中，所述第二导电层由单一导电材料形成，并与所述第一导电层接触。

2.根据权利要求1所述的3D存储器件，还包括：

衬底，所述栅叠层结构位于所述衬底上；以及

掺杂区，位于所述衬底内，

其中，所述导电通道位于贯穿所述栅叠层结构的通道孔内，所述通道孔暴露所述掺杂区，所述第一导电层覆盖所述掺杂区。

3.根据权利要求2所述的3D存储器件，其中，所述第一导电层包括由第一导电材料形成的第一材料层与由第二导电材料形成的第二材料层，

所述第二材料层围绕所述导电柱和所述芯部的侧壁，覆盖所述芯部的侧壁与底部，并分别与所述第二导电层接触，

所述第一材料层包围所述第二材料层，所述第一材料层与所述掺杂区反应生成导电的化合物，以在所述第一材料层与所述掺杂区之间形成接触区。

4.根据权利要求3所述的3D存储器件，其中，所述第一导电材料为钛，所述第二导电材料为氮化钛。

5.根据权利要求3所述的3D存储器件，其中，所述单一导电材料与所述第二导电材料相同，所述第二导电层与所述第二材料层直接接触。

6.根据权利要求1-5任一所述的3D存储器件，其中，所述芯部的材料包括多晶硅，

所述导电柱的材料包括钨。

7.一种制造3D存储器件的方法，包括：

形成栅叠层结构，包括交替堆叠的多个栅极导体层与多个层间绝缘层；

形成贯穿所述栅叠层结构的多个沟道柱；以及

形成贯穿所述栅叠层结构的导电通道，

其中，所述导电通道包括：

第一导电层，覆盖通道孔的侧壁与底部；

芯部，位于所述第一导电层围绕的通道孔内，其底部与侧壁与所述第一导电层接触；

第二导电层，位于所述第一导电层围绕的通道孔中所述芯部上方，覆盖所述芯部的顶部；

导电柱，位于所述第一导电层围绕的通道孔中所述第二导电层的上方，所述第二导电层覆盖所述导电柱的侧壁与底部，

其中，所述第二导电层由单一导电材料形成，并与所述第一导电层接触。

8.根据权利要求7所述的方法，还包括：

在衬底中形成掺杂区，所述栅叠层结构位于所述衬底上；以及

形成贯穿所述栅叠层结构的通道孔，所述导电通道位于所述通道孔内，

其中，所述通道孔暴露所述掺杂区，所述第一导电层覆盖所述掺杂区。

9.根据权利要求8所述的方法，其中，所述第一导电层包括由第一导电材料形成的第一材料层与由第二导电材料形成的第二材料层，

所述第二材料层围绕所述导电柱和所述芯部的侧壁，覆盖所述芯部的侧壁与底部，并分别与所述第二导电层接触，

所述第一材料层包围所述第二材料层，所述第一材料层与所述掺杂区反应生成导电的化合物，以在所述第一材料层与所述掺杂区之间形成接触区。

10.根据权利要求9所述的方法，其中，所述第一导电材料为钛，所述第二导电材料为氮化钛。

11.根据权利要求9所述的方法，其中，所述单一导电材料与所述第二导电材料相同，所述第二导电层与所述第二材料层直接接触。

12.根据权利要求7-11任一所述的方法，其中，所述芯部的材料包括多晶硅，

所述导电柱的材料包括钨。