[发明专利]延迟控制电路及方法

权利要求书

1.一种延迟控制电路，包括：

延迟锁定回路电路，接收用以进入动作状态的第一时钟信号以及参考时钟，由此锁定用以延迟所述第一时钟信号的延迟时间，并且在对所述延迟时间进行锁定的期间提供在使能状态下的动作信号，其中所述延迟锁定回路电路在所述延迟时间被锁定后进入非动作状态，并且在所述非动作状态的期间提供在禁能状态下的所述动作信号、延迟锁定信息以及回路延迟信息；

同步电路，耦接所述延迟锁定回路电路，所述同步电路接收所述参考时钟及操作信号，根据所述参考时钟以及在使能状态下的所述动作信号来提供所述第一时钟信号至所述延迟锁定回路电路，其中所述同步电路根据在禁能状态下的所述动作信号停止提供所述第一时钟信号，接着响应于所述操作信号的使能而同步地输出操作使能信号以及第二时钟信号；以及

延迟线电路，耦接所述延迟锁定回路电路以及所述同步电路，所述延迟线电路接收所述延迟锁定信息、所述操作使能信号以及所述第二时钟信号，并且在所述延迟时间之后同步地输出操作延迟信号以及输出时钟信号。

2.根据权利要求1所述的延迟控制电路，还包括：

延迟计数器电路，耦接所述延迟锁定回路电路，且根据所述参考时钟、操作命令以及所述回路延迟信息延迟所述操作信号的使能。

3.根据权利要求1所述的延迟控制电路，其中所述操作信号包括读取操作信号或晶粒上终端操作信号，所述操作使能信号包括读取操作使能信号或晶粒上终端操作使能信号，所述同步电路响应于所述读取操作信号的使能而同步输出所述读取操作使能信号以及所述第二时钟信号，或者响应于所述晶粒上终端操作信号的使能而同步输出所述晶粒上终端操作使能信号以及所述第二时钟信号。

4.根据权利要求2所述的延迟控制电路，其中所述延迟锁定回路电路包括：

延迟时间决定电路，接收所述第一时钟信号以及所述延迟锁定信息，并且在所述延迟时间之后输出延迟时钟信号；

复制电路，耦接所述延迟时间决定电路，接收所述延迟时钟信号，并且提供反馈时钟信号；

比较电路，耦接所述复制电路，接收所述参考时钟以及所述反馈时钟信号，比较所述参考时钟与所述反馈时钟信号的相位差以提供比较结果，并且提供与所述参考时钟相同相位的延迟参考时钟以及与所述反馈时钟信号相同相位的延迟反馈时钟信号；以及

延迟锁定控制电路，耦接所述延迟时间决定电路以及所述比较电路，根据所述延迟参考时钟、所述延迟反馈时钟信号以及所述比较结果来输出所述延迟锁定信息以及所述回路延迟信息。

5.根据权利要求4所述的延迟控制电路，其中所述延迟线电路以及所述延迟时间决定电路分别根据所述延迟锁定信息来调整所述延迟线电路以及所述延迟时间决定电路所具有的延迟级数，以决定所述延迟时间。

6.根据权利要求4所述的延迟控制电路，其中所述延迟锁定控制电路包括：

延迟选择电路，接收所述延迟参考时钟以及所述比较结果以执行延迟锁定回路锁定演算，根据所述比较结果提供所述延迟锁定信息，并在所述延迟锁定回路锁定演算完成之后产生用于指示延迟锁定回路锁定操作完毕的锁定信号；

回路延迟控制电路，耦接所述延迟选择电路，接收所述延迟参考时钟，并且在所述锁定信号产生之后将所述动作信号改变成禁能状态，并输出在禁能状态下的所述动作信号至所述同步电路；以及

回路延迟计数器，耦接所述回路延迟控制电路，接收所述延迟参考时钟以及所述延迟反馈时钟信号，并且根据从接收到所述延迟反馈时钟信号直到所述延迟反馈时钟信号中断为止的时钟计数值来产生所述回路延迟信息，

其中所述延迟反馈时钟信号响应于在禁能状态下的所述动作信号而中断。

7.根据权利要求1所述的延迟控制电路，其中所述操作延迟信号以及所述输出时钟信号用以控制输出电路对数据进行输出。

8.根据权利要求1所述的延迟控制电路，其中当所述延迟锁定回路电路进入所述非动作状态后，在特定时间期间后，所述延迟锁定回路电路经命令触发回到所述动作状态，以更新所述延迟锁定信息以及所述回路延迟信息。