[发明专利]延迟控制电路及方法

说明书

本发明提供一种延迟控制电路及方法。延迟控制电路包括延迟锁定回路电路、延迟计数器电路、同步电路以及延迟线电路。延迟锁定回路电路在将延迟时间进行锁定后进入非动作状态，并在非动作状态的期间提供在禁能状态下的动作信号、延迟锁定信息以及回路延迟信息。同步电路根据在禁能状态下的动作信号停止提供第一时钟信号，接着响应于操作信号的使能而同步输出操作使能信号以及第二时钟信号。延迟线电路接收延迟锁定信息、操作使能信号以及第二时钟信号，并在延迟时间之后输出操作延迟信号以及输出时钟信号。

技术领域

本发明涉及一种信号延迟技术，尤其涉及一种适用于延迟锁定回路(delay-locked loop，DLL)电路的延迟控制电路(latency control circuit)及方法。

背景技术

在一般的计算机系统中，在内存装置外部的信号时序和装置操作是受系统时钟的控制，而在内存装置内部的信号时序和装置操作是受内部时钟的控制。为了确保在内存装置与外部装置之间传输的信号的完整性，需要使内部时钟与系统时钟能够同步。通常，在同步动态随机存取内存(synchronous dynamic random-access memory，SDRAM)等内存装置中可包含延迟锁定回路(DLL)电路来基于系统时钟提供用于读取操作以及晶粒上终端(On-Die termination，ODT)操作的内部时钟，以解决时钟信号不同步的问题。

然而，在现有技术中，DLL电路在读取操作以及ODT操作的期间是动作的，并且在断电模式以外的大部分待机状态下也处于动作状态，以调整信号的同步。随着内存装置的速度提升，将造成DLL电路的功耗大幅增加，从而对使用效率造成影响。

发明内容

本发明提供一种延迟控制电路及方法，可使DLL电路在读取操作、ODT操作、或者是断电模式以外的大部分待机状态下的一段时间处于非动作状态(inactive state)，同时在这一段时间内还能够维持信号的同步，以达到降低功耗的效果。

本发明的延迟控制电路包括DLL电路、延迟计数器电路、同步电路及延迟线电路。DLL电路接收用以进入动作状态的第一时钟信号及参考时钟，由此锁定用以延迟第一时钟信号的延迟时间，并且在对延迟时间进行锁定的期间提供在使能状态下的动作信号。DLL电路在延迟时间被锁定后进入非动作状态，并在非动作状态的期间提供在禁能状态下的动作信号、延迟锁定信息及回路延迟信息。同步电路接收参考时钟及操作信号，且根据参考时钟及在使能状态下的动作信号来提供第一时钟信号至DLL电路。同步电路根据在禁能状态下的动作信号停止提供第一时钟信号，接着响应于操作信号的使能而同步地输出操作使能信号及第二时钟信号。延迟线电路接收延迟锁定信息、操作使能信号及第二时钟信号，并在延迟时间之后同步地输出操作延迟信号及输出时钟信号。

本发明的延迟控制方法包括：根据参考时钟及在使能状态下的动作信号来提供第一时钟信号至DLL电路；响应于接收到第一时钟信号及参考信号来激活DLL电路，以锁定用以延迟第一时钟信号的延迟时间，其中在对延迟时间进行锁定的期间，动作信号保持在使能状态下；在延迟时间被锁定后，使DLL电路去激活，并且通过非激活的DLL电路提供在禁能状态下的动作信号、延迟锁定信息以及回路延迟信息；根据在禁能状态下的动作信号停止提供第一时钟信号，接着响应于操作信号的使能而同步输出操作使能信号以及第二时钟信号；以及，通过延迟线电路接收延迟锁定信息、操作使能信号及第二时钟信号，并且根据延迟锁定信息而在延迟时间之后同步地输出操作延迟信号以及输出时钟信号。

基于上述，本发明的延迟控制电路及方法能够使DLL电路在将信号的延迟时间进行锁定后进入非动作状态。同时，利用DLL电路以外的延迟线电路以所锁定的延迟时间对信号进行延迟。由此，能够在执行读取操作以及ODT操作时使DLL电路处于非动作状态，以达到降低功耗的效果。

附图说明

图1是依照本发明一实施例的延迟控制电路的电路示意图；

图2A是依照本发明一实施例的DLL电路的电路示意图；