[发明专利]半导体结构及其制备方法

说明书

本发明涉及一种半导体结构的制备方法，包括：提供基底，基底包括阵列区域及位于阵列区域外围的外围区域；于外围区域的基底内形成硅通孔，硅通孔的深度小于基底的厚度；于基底的上表面、硅通孔的侧壁及底部形成填充介质层；于硅通孔内形成导电层,导电层与填充介质层的上表面相平齐；于位于基底上表面的填充介质层内形成第一金属层，第一金属层的上表面与导电层的上表面相平齐；于填充介质层的上表面、第一金属层的上表面及导电层的上表面形成第一介质层；于第一介质层内同时形成第一互连结构及第二互连结构，第一互连结构的底部与第一金属层相接触，第二互连结构的底部与导电层相接触。上述方法能够简化工艺，提高效率。

技术领域

本发明涉及半导体结构及其制造领域，特别是涉及一种半导体结构及其制备方法。

背景技术

硅通孔(Through Silicon Via，简称TSV)技术是3D封装工艺的关键技术之一。TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的技术。

在芯片相互连接的过程中，需要在金属线层之间构建金属互连结构，也需要建立TSV结构与其他金属线层之间的金属互连结构。传统技术中，上述两种互连结构往往在不同的工艺中形成，制作工艺复杂，效率不高。

发明内容

基于此，有必要提供一种半导体结构及其制备方法，以简化制备工艺，提高效率。

一种半导体结构的制备方法，包括：提供基底，基底包括阵列区域及位于阵列区域外围的外围区域；于外围区域的基底内形成硅通孔，硅通孔的深度小于基底的厚度；于基底的上表面、硅通孔的侧壁及底部形成填充介质层；于硅通孔内形成导电层,导电层与填充介质层的上表面相平齐；于位于基底上表面的填充介质层内形成第一金属层，第一金属层的上表面与导电层的上表面相平齐；于填充介质层的上表面、第一金属层的上表面及导电层的上表面形成第一介质层；于第一介质层内同时形成第一互连结构及第二互连结构，第一互连结构的底部与第一金属层相接触，第二互连结构的底部与导电层相接触。

上述半导体结构的制备方法，在实现芯片与芯片之间垂直导通互连时，同时形成阵列区域和外围区域的互连结构，简化了制作工艺，提高了效率。

在其中一个实施例中，于所述基底的上表面、所述硅通孔的侧壁及底部形成氧化硅层作为所述填充介质层。

在其中一个实施例中，于所述填充介质层的上表面、所述第一金属层的上表面及所述导电层的上表面形成氧化硅层作为第一介质层。

在其中一个实施例中，所述基底包括衬底及位于所述衬底上表面的第二介质层，所述阵列区域的所述第二介质层内形成有若干个呈阵列排布的器件单元及互连插塞，所述互连插塞的底部与所述器件单元相接触。

在其中一个实施例中，所述于位于所述基底上表面的所述填充介质层内形成第一金属层包括：于位于所述基底上表面的所述填充介质层内形成第一沟槽，所述第一沟槽至少暴露出部分所述互连插塞；于所述第一沟槽内及所述第二介质层的上表面形成第一金属材料层；去除位于所述第二介质层上表面的所述第一金属材料层。

在其中一个实施例中，所述器件单元包括存储器单元。

在其中一个实施例中，于所述第一介质层内同时形成第一互连结构及第二互连结构，包括：于所述第一介质层内形成第一互连通孔及第二互连通孔，所述第一互连通孔暴露出所述第一金属层，所述第二互连通孔暴露出所述导电层；于所述第一互连通孔内、所述第二互连通孔内及所述第一介质层的上表面形成互连材料层；去除位于所述第一介质层上表面的所述互连材料层，保留于所述第一互连通孔内的所述互连材料层即为所述第一互连结构，保留于所述第二互连通孔内的所述互连材料层即为所述第二互连结构。