[发明专利]SRAM存储单元电路

权利要求书

1.一种SRAM存储单元电路，其特征在于，包括：

第一PMOS管、第三PMOS管、第一NMOS管、第三NMOS管构成的第一反相器；

第二PMOS管、第四PMOS管、第二NMOS管、第四NMOS管构成的第二反相器；

所述第一反相器与所述第二反相器构成一负反馈电路以降低所述SRAM存储单元电路的漏电流。

2.如权利要求1所述的SRAM存储单元电路，其特征在于，还包括第五PMOS管构成第一下拉网络旁路以及第六PMOS管构成第二下拉网络旁路；

所述第一下拉网络旁路与所述第一反相器连接；

所述第二下拉网络旁路与所述第二反相器连接。

3.如权利要求2所述的SRAM存储单元电路，其特征在于，还包括第五NMOS管以及第六NMOS管；

所述第三NMOS管的源极以及所述第四NMOS管的源极与一电源电压连接，所述第三NMOS管的漏极与所述第一PMOS管的源极连接，所述第五NMOS管的漏极与所述第一PMOS管的栅极、所述第一NMOS管的栅极、所述第四PMOS管的栅极、所述第四NMOS管的栅极、所述第二PMOS管的漏极以及所述第二NMOS管的漏极连接，所述第一PMOS管的漏极和所述第一NMOS管的漏极与所述第二NMOS管的栅极、所述第二PMOS管的栅极、所述第三NMOS管的栅极、所述第三PMOS管的栅极以及所述第六NMOS管的漏极连接，所述第一NMOS管的源极与所述第三PMOS管的漏极以及所述第五PMOS管的漏极连接；

所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极以及所述第六PMOS管的源极与地电压连接，所述第四NMOS管的漏极与所述第二PMOS管的源极连接，所述第二NMOS管的源极与所述第四PMOS管的漏极以及所述第六PMOS管的漏极连接；

所述第五NMOS管的栅极和所述第六NMOS管的栅极与字线连接，所述第五NMOS管的源极与位线连接，所述第六NMOS管的源极与位线非连接，所述第五PMOS管的栅极和所述第六PMOS管的栅极用作使能端。

4.如权利要求3所述的SRAM存储单元电路，其特征在于，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的体端均与所述电源电压相连，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管以及所述第六NMOS管的体端均与地电压连接。

5.如权利要求3所述的SRAM存储单元电路，其特征在于，所述SRAM存储单元电路在保持数据期间时：所述使能端为高电平，所述使能端的电压值高于所述电源电压；

所述SRAM存储单元电路在数据读写期间时：所述使能端为低电平，所述使能端的电压值低于地电压。

6.如权利要求1所述的SRAM存储单元电路，其特征在于，还包括:

第五NMOS管和第五PMOS管构成的第一旁路；

第六NMOS管和第六PMOS管构成的第二旁路；

所述第一旁路与所述第一反相器连接，所述第二旁路与所述第二反相器连接。