[发明专利]基于FPGA的上下行数据处理及模拟视频图像采集系统

权利要求书

1.基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：包括数据解码模块和信息处理模块，数据解码模块包括电源电路、场同步分离电路、CPU处理电路、数据传输电路，信息处理模块包括电源电路、视频图像采集电路、下行数据接口电路、CPU处理电路、视频图像传输电路、视屏图像处理电路，下行数据接口电路接收下行数据，CPU处理电路处理上行数据，下行数据接口电路与CPU处理电路连接。

2.根据权利要求1所述的基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：数据解码模块中的电源电路为DC+3.3V、信息处理模块电源电路为DC+3.3V或DC+1.8V。

3.根据权利要求1所述的基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：数据解码模块利用输入的模拟视频信号，由微控制器解析出叠加在模拟视频信号场消隐中的下行数据，通过串口输出，发送给信息处理模块。

4.根据权利要求1所述的基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：数据解码模块获取的下行数据是实时运算嵌入式系统的实时状态信息，为信息处理模块后续的算法处理提供原始数据。

5.根据权利要求1所述的基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：数据解码模块实现下行数据解码功能，实时可靠的计算出实时运算嵌入式系统的状态信息。

6.根据权利要求1所述的基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：信息处理模块采集模拟视频信号、采集数据解码模块输出的下行数据、采集电脑输出的上行数据、融合同步视频信号和下行数据、进行图像处理，提升图像质量、处理上行数据，使上行数据滞后于接收图像场同步信号。

7.根据权利要求1所述的基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：信息处理模块采用SOC架构芯片、集成高速DDR内存。

8.权利要求1-8任一项所述的基于FPGA的上下行数据处理及模拟视频图像采集系统的数据解码模块软件，其特征在于：包括采样控制、数据采集、数据校验和数据解码。

9.权利要求1-8任一项所述的基于FPGA的上下行数据处理及模拟视频图像采集系统的信息处理模块软件，其特征在于：包括视频数据采集、下行数据采集、上行数据采集、数据融合和图像处理。

10.基于FPGA的上下行数据处理及模拟视频图像采集系统的采集方法，其特征在于：其中数据解码模块上电时，数据解码模块软件首先对主要的外设、通信接口和采样电路完成初始化，待采样电路返回初始化完成的状态后，数据解码模块软件进入下行数据循环解码流程，从端口读入的原始采样数据经过数据校验，将出错的数据丢弃，并输出数据校验错误的状态信息到后续处理环节，若下行数据通过校验，则将数据解码后输出；

信息处理模块下行数据处理被安排在FPGA逻辑中执行，芯片始终处于检测与接收视频和下行信息的状态，当检测到有视频信号后，记录视频行场信息，在视频到达288行时，将同时接收并存储的下行信息融合到视频数据中，然后进行融合数据的缓存，等待USB3.0准备就绪，将融合数据发送至USB3.0接口；

上行数据处理被安排在FPGA逻辑中执行，芯片始终处于检测视频信息和上行数据的状态，当检测到视频到达144行时，将同时接收并存储的上行数据发送出去。