[发明专利]基于FPGA的上下行数据处理及模拟视频图像采集系统

说明书

本发明提供基于FPGA的上下行数据处理及模拟视频图像采集系统，涉及图像采集领域，包括数据解码模块和信息处理模块，系统包括数据解码模块及信息采集模块，数据解码模块利用输入的模拟视频信号，由微控制器解析出叠加在模拟视频信号场消隐中的下行数据，通过串口输出，发送给信息处理模块，数据解码模块获取的下行数据是实时状态信息，为信息处理模块后续的算法处理提供原始数据，数据解码模块实现下行数据解码功能，实时可靠的计算出状态信息，保证信息处理机获取实时状态。

技术领域

本发明涉及图像采集领域，尤其涉及基于FPGA的上下行数据处理及模拟视频图像采集系统。

背景技术

电子投票箱图像采集装置将采集的选票图像数据由USB3.0接口芯片通过USB数据线缆传输到计算装置。常见USB3.0大数据传输设备线缆都比较短，而在选票图像采集过程中，由于图像采集装置与计算装置的USB连接线缆传输距离过长，传输损耗过大，在传输过程中会偶发出现XACT传输错误，产生USB连接突然断开后又迅速恢复的现象。即USB3.0闪断，出现闪断以后原有采集系统会终止图像采集而无法恢复正常。

专利号为CN109756642B的申请文件公开了一种选票图像采集系统的控制方法及选票图像采集系统。本申请提供的选票图像采集系统包括图像采集装置和计算装置，图像采集装置与计算装置通过USB数据线连接，选票图像采集系统的控制方法包括：FPGA芯片将采集的选票图像数据经处理后传输到存储芯片；存储芯片存储选票图像数据；FPGA芯片将存储芯片存储的选票图像数据通过USB接口芯片传输到计算装置。通过增加存储芯片存储选票图像数据，在出现USB闪断时，FPGA芯片可以读取存储芯片存储的选票图像数据进行重传，解决了USB闪断时计算装置接收的选票图像数据有缺失的问题，保证了选票图像数据的完整采集。

上行数据到来时刻是不定的，系统在处理自身算法的同时不能兼顾上行数据，导致上行数据处理延时和丢失等情况，致使算法结果不准确。

发明内容

本发明的目的在于提供基于FPGA的上下行数据处理及模拟视频图像采集系统，以解决图像采集中上行数据处理延时和丢失的技术问题。

本发明为解决上述技术问题，采用以下技术方案来实现：基于FPGA的上下行数据处理及模拟视频图像采集系统，其特征在于：包括数据解码模块和信息处理模块，数据解码模块包括电源电路、场同步分离电路、CPU处理电路、数据传输电路，信息处理模块包括电源电路、视频图像采集电路、下行数据接口电路、CPU处理电路、视频图像传输电路、视屏图像处理电路，下行数据接口电路接收下行数据，CPU处理电路处理上行数据，下行数据接口电路与CPU处理电路连接；

场同步分离电路将模拟视频中的场同步信号分离出来，数据解码电路以场同步信号作为基准，解析出叠加在模拟视频信号场消隐中的数据信息下行数据，CPU处理电路将数据解码电路解析出来的下行数据进行处理，并发送到数据传输电路，数据传输电路将CPU处理电路发来的下行数据发送给信息处理模块，信息处理模块采集模拟视频信号；信息处理模块采集数据解码模块输出的下行数据、采集电脑输出的上行数据、融合同步视频信号和下行数据、进行图像处理，提升图像质量、处理上行数据，使上行数据滞后于接收图像场同步信号、通过高性能视频解码芯片采集模拟视频，该芯片模拟视频输入通道有抗混淆滤波、数据传输速率高和数据传输过程中的抗干扰能力强，有效的保证了图像数据采集的及时性和可靠性、并行能力强，速度快，具有图像处理的实时性要求。

基于FPGA的上下行数据处理及模拟视频图像采集系统的数据解码模块软件，其特征在于：包括采样控制、数据采集、数据校验和数据解码。

基于FPGA的上下行数据处理及模拟视频图像采集系统的信息处理模块软件，其特征在于：包括视频数据采集、下行数据采集、上行数据采集、数据融合和图像处理。