[发明专利]MOS晶体管制造方法及MOS晶体管

说明书

本发明公开了一种MOS晶体管制造方法，包括如下步骤：步骤一、提供硅衬底，在所述硅衬底的表面形成结构体，所述结构体的两侧形成有侧墙；步骤二、通过干法在所述结构体间刻蚀形成凹槽。步骤三、在所述凹槽中生长形成缓冲层，所述缓冲层紧贴所述凹槽壁；步骤四、在所述缓冲层上生长形成第一主体层；步骤五、在所述第一主体层上生长形成第二主体层。

技术领域

本发明涉及一种半导体集成电路制造领域，特别是涉及一种MOS晶体管制造方法，以及用该方法制造的MOS晶体管。

背景技术

在半导体器件的制造中，MOS晶体管的源区和漏区往往采用嵌入式外延层，嵌入式外延层的材料通常为SiP，通过嵌入式外延层改变MOS管沟道区的应力并形成有利于改善MOS管沟道区的电子的迁移率的张应力，从而能改善MOS管沟道区的电子迁移率，降低沟道电阻。

随着技术的发展，器件的关键尺寸越来越小，已经达28nm以下，现有的SiP外延生长工艺，会导致晶圆的均匀性差，尤其是环状(donut)区域与中间或边缘区域厚度差异较大，或薄或厚，这样直接影响环状(donut)区域器件性能。

发明内容

本发明所要解决的技术问题是，如何改善嵌入式外延层厚度的均匀性，本发明提供一种MOS晶体管制造方法，包括：

步骤一、提供硅衬底，在所述硅衬底的表面形成结构体，所述结构体的两侧形成有侧墙；

步骤二、通过干法在所述结构体间刻蚀形成凹槽。

步骤三、在所述凹槽中生长形成缓冲层，所述缓冲层紧贴所述凹槽壁；

步骤四、在所述缓冲层上生长形成第一主体层；

步骤五、在所述第一主体层上生长形成第二主体层。

优选地，所述结构体为栅极、源极或漏极中的任一结构。

优选地，所述缓冲层、第一主体层和第二主体层的材料为SiP。

优选地，所述步骤四中使用第一气体作为载气，所述步骤五中使用第二气体作为载气。

优选地，所述第一气体为氮气，所述第二气体为氢气。

优选地，所述第一气体为氢气，所述第二气体为氮气。

优选地，所述载气的气体流量在1slm至50slm之间，气体压力在1torr至100torr之间，工艺温度范围在500至800摄氏度之间。

本发明还提供一种MOS晶体管，采用前述的制造方法制造。

本发明与现有技术相比，可以提高嵌入式外延层厚度的均匀性，从而提高晶圆整体的厚度均匀性，提高器件性能。

附图说明

图1a～1c为现有技术制造方法器件结构示意图。

图2为现有技术下晶圆厚度示意图。

图3a～3d为本发明实施例的制造方法器件结构示意图。

图4为本发明实施例制造方法下的晶圆厚度示意图。

具体实施方式

在详细介绍本发明实施例之前先介绍一下现有MOS管的制造方法，如图1a至1c所示，是现有MOS管制造方法的各步骤中的器件结构图；现有MOS管的制造方法包括如下步骤：

步骤一、如图1a所示，提供硅衬底1，在硅衬底1的表面形成栅结构，栅结构的两侧形成有侧墙。

步骤二、如图1a所示，通过干法刻蚀形成凹槽。

步骤三、如图1b所示，在凹槽中生长形成缓冲层2，该缓冲层2紧贴凹槽壁。