[发明专利]一种功率半导体器件

说明书

本发明提供一种功率半导体器件，包括P型衬底、N型阱区、P型体区、栅氧化层、多晶硅栅、第一氧化层、第一N+接触区、第一P+接触区、漏极金属、第一型掺杂区、栅氧化层；本发明首先体区末端平齐或者超过多晶硅栅末端的设计降低了器件的C_gd，提高了器件的开关频率，另外还在漂移区上方引入了与源极相连的多晶硅场板，其不仅屏蔽了多晶硅栅对漂移区的影响，从而消除了传统多晶硅栅与漂移区交叠带来的C_gd，也使得器件对热载流子效应有较强的鲁棒性，最后本发明还在该多晶硅场板下方的漂移区表面引入额外的注入，很好地解决了由与源极相连的多晶硅场板带来的器件导通电阻增加的问题。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种功率半导体器件。

背景技术

LDMOS器件常用于AC-DC、DC-DC、高压栅驱动和LED照明等功率集成电路，通常LDMOS在满足高耐压的同时还需要低的导通电阻和高的开关频率，对于较高电压档位如600V左右的器件，其导通电阻占主导，则其导通损耗较高且开关频率较低，通常在几十千Hz到几百千Hz，而工作电压低于几十伏的器件开关频率最高可达兆Hz或者几十兆Hz，如工作电压为1.8V的器件，其工作频率甚至可达20MHz。随着快充等市场的兴起，人们对隔离变压器等要求越来越高，对更高电压等级器件的频率需求也逐渐增强，因为器件正常工作下的导通损耗和关态损耗已经可以被优化的较好，人们逐渐开始关注器件的开关损耗，并且愈加重视器件在硬开关中的Q_g和C_iss等动态参数。

对于传统的LDMOS器件结构，通常多晶硅栅会覆盖部分漂移区从而形成积累区，这种结构不仅可以消除断沟现象，也能在漂移区表面形成一层积累层从而降低器件的导通电阻，但是多晶硅栅与漂移区的交叠也导致了器件C_gd的增大，于是器件的输入电容增大，开关频率也会随之降低。本发明的LDMOS结构中体区末端平齐或者超过多晶硅栅末端，这种设计降低了器件的C_gd，提高了器件的开关频率，另外通过在LDMOS的漂移区上方引入与源极相连的多晶硅场板，不仅屏蔽了多晶硅栅对于漂移区的影响，进一步降低了器件的C_gd，同时也能增加器件对热载流子效应的鲁棒性，此外还在该多晶硅场板下方的漂移区表面引入了额外的掺杂形成积累层，有效的解决了由与源极相连的多晶硅场板导致的器件导通电阻增加的问题。

发明内容

本发明目的在于提供一种功率半导体器件。所述一种功率半导体器件的体区与漂移区的交界处平齐或者超过多晶硅栅末端，另外在漂移区上方引入与源极相连的多晶硅场板，并在多晶硅场板下方的漂移区表面引入了额外的掺杂。与传统LDMOS结构相比，首先体区末端平齐或者超过多晶硅栅末端的设计有效地降低了器件的C_gd，此外增加的与源极相连的多晶硅场板不仅屏蔽了多晶硅栅对于漂移区的影响，进一步降低了器件的C_gd，同时也使得器件在开态时其下方漂移区表面形成耗尽层，从而影响电流通路，好处是能够显著减轻器件的热载流子效应，但是也导致了器件导通电阻的增大，本发明针对这种导通电阻增大的现象，在多晶硅场板下方的漂移区表面引入了额外的掺杂形成积累区，有效的削弱了由多晶硅场板导致的器件导通电阻增大的现象。综上所述本发明在基本不牺牲器件导通电阻的情况下实现了低栅电荷以及对热载流子效应有较强鲁棒性的LDMOS器件。

为实现上述发明目的，本发明技术方案如下：

一种功率半导体器件，包括P型衬底10、位于P型衬底10上方的N型阱区4、位于N型阱区4左侧表面的P型体区3，第一N⁺接触区1和第一P⁺接触区2相邻并均位于P型体区3表面，另一处第一N⁺接触区1位于N型阱区4右侧表面，栅氧化层16位于P型体区3和N型阱区4上方，多晶硅栅14位于栅氧化层16上方，第一氧化层13位于N型阱区4表面，第一N+接触区1、第一P+接触区2通过源极金属11短接，漏极金属12与位于N型阱区4右侧表面的第一N⁺接触区1相连，第一型掺杂区5位于N型阱区4表面、栅氧化层16的下方。