[发明专利]静态随机访问存储器及电子设备

权利要求书

1.一种静态随机访问存储器，其特征在于，所述存储器包括至少一个存储电路，所述存储电路包括：第一反相器、第二反相器、第一开关、第二开关、第三开关、第四开关、第五开关、字线、第一位线、第二位线、移位输入线及移位输出线，其中，

所述第一开关用于控制所述移位输入线与所述第一反相器的输入端的连接关系，

所述第二开关用于控制所述第一反相器的输出端与所述第二反相器的输入端的连接关系，所述第三开关用于控制所述第一反相器的输入端和所述第二反相器的输出端的连接关系；

所述第四开关和所述第五开关用于根据所述字线的输入分别控制所述第一位线与所述第一反相器的输入端的连接关系、所述第二位线与所述第二反相器的输入端的连接关系，

其中，在所述电路工作在第一模式的情况下，所述电路用于利用所述第一位线和/或所述第二位线存取数据；或

在所述电路工作在第二模式的情况下，所述电路用于对所述移位输入线输入的数据进行移位，并通过所述移位输出线输出移位后的数据。

2.根据权利要求1所述的存储器，其特征在于，在所述第一开关断开、所述第四开关及所述第五开关均导通的情况下，所述电路工作在所述第一模式。

3.根据权利要求2所述的存储器，其特征在于，在所述第二开关、所述第三开关均导通的情况下，所述电路用于存储数据。

4.根据权利要求2所述的存储器，其特征在于，在所述第二开关和所述第三开关均断开的情况下，所述电路用于根据所述第一位线和/或所述第二位线的状态写入数据。

5.根据权利要求1所述的存储器，其特征在于，所述存储器还包括：

控制模块，连接于所述第一开关、所述第二开关、所述第三开关、所述第一位线、所述第二位线及所述字线，用于控制所述第一开关、所述第二开关、所述第三开关的导通状态、及所述第一位线、所述第二位线及所述字线的状态，以使得所述电路工作在所述第一模式或所述第二模式。

6.根据权利要求5所述的存储器，其特征在于，所述控制模块用于通过如下操作使得所述电路工作在所述第一模式并写入数据：

在第一写入时间段，控制所述第一开关为断开状态，根据待写入的数据配置所述第一位线、所述第二位线为高电平状态或低电平状态；

在第二写入时间段，配置所述字线为高电平状态以导通所述第四开关及所述第五开关，并断开所述第二开关及所述第三开关；

在第三写入时间段，配置所述字线为低电平状态以断开所述第四开关及所述第五开关，并按顺序导通所述第二开关及所述第三开关。

7.根据权利要求5所述的存储器，其特征在于，所述控制模块用于通过如下操作使得所述电路工作在所述第二模式：

在第一移位时间段，控制所述第四开关及所述第五开关均为断开状态，导通所述第一开关、断开所述第二开关及所述第三开关；

在第二移位时间段，断开所述第一开关、导通所述第二开关、保持所述第三开关为断开状态；

在第三移位时间段，导通所述第三开关并保持所述第一开关为断开状态、保持所述第二开关为导通状态。

8.根据权利要求1所述的存储器，其特征在于，所述存储器包括至少一个存储电路阵列，所述存储电路阵列的每行包括M个所述存储电路、每列包括N个所述存储电路，其中，

同一列的多个存储电路的第一位线连接、同一列的多个存储电路的第二位线连接，

同一行的多个存储电路中第K个存储电路的移位输出线连接于相邻的第K+1个存储电路的移位输入线，

同一行的多个存储电路的第一字线连接，

同一行的多个存储电路的第一开关、第二开关、第三开关的控制端分别连接，

其中，K、N、M均为整数，K+1≤M。