[发明专利]3D NAND存储器及其抑制顶层存储层编程串扰的方法

权利要求书

1.一种3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，包括：

提供3D NAND存储器，所述3D NAND存储器包括：若干层堆叠的存储层和位于存储层上若干层堆叠的伪存储层，若干层堆叠的所述存储层中最上面的一层存储层为顶层存储层，与顶层存储层相邻的一层伪存储层为底层伪存储层，每一层存储层中具有若干存储单元，每一层伪存储层中具有与若干所述存储单元排布相同的若干伪存储单元，竖直方向的若干所述存储单元与若干所述伪存储单元构成一个存储串，最底层的存储层与半导体衬底之间具有下选择晶体管，最顶层的伪存储层上还具有上选择晶体管；

在对所述顶层存储层中某一个存储单元进行编程时，将所述顶层存储层与所述底层伪存储层分别对应的控制栅施加相同的编程电压，并在所述顶层存储层中需要编程的存储区单元对应的沟道层上施加低电压，在所述顶层存储层中不需要编程的存储单元对应的沟道层上施加高电压，在底层伪存储层上方的若干伪存储层对应的控制栅上施加偏置电压，使得所述顶层存储层中不需要编程的存储单元的沟道区的电势与底层伪存储层的伪存储单元的沟道区的电势相同，避免所述顶层存储层中不需要编程的存储单元被编程所串扰；在进行编程时，所述上选择晶体管打开，下选择晶体管关闭。

2.如权利要求1所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，将所述顶层存储层与所述底层伪存储层分别对应的控制栅同时施加相同的编程电压进行操作包括：将所述顶层存储层与所述底层伪存储层连接在一起同时施加相同的编程电压进行操作。

3.如权利要求1所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，3D NAND存储器包括：半导体衬底；位于半导体衬底上控制栅和隔离层相互层叠的堆叠结构；贯穿堆叠结构的若干沟道孔；位于沟道孔的中的存储结构，所述存储结构包括位于所述沟道孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面上的沟道层，每一层控制栅与对应位置的存储结构构成一层存储层或一层伪存储层，每一个沟道孔中的存储结构构成一个存储串，每一个沟道孔中的存储结构与每一个控制栅相交的位置对应为一个存储单元或伪存储单元。

4.如权利要求3所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，所述电荷存储层包括位于沟道孔侧壁表面上的阻挡氧化层、位于阻挡氧化层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿氧化层；所述沟道层填充满剩余的沟道孔。

5.如权利要求3所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，所述在底层伪存储层上的若干伪存储层对应的控制栅上施加偏置电压从远离底层伪存储层方向上逐渐减小。

6.如权利要求3所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，在进行读取操作时，将所述顶层存储层和底层伪存储层分开进行操作，只读取顶层存储层中对应的存储单元中的数据。

7.如权利要求3所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，在进行擦除操作时，将所述顶层存储层和底层伪存储层连接在一起进行操作，将顶层存储层中的对应的存储单元和底层伪存储层中对应的伪存储单元的中的数据均擦除。

8.如权利要求1所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，所述3D NAND存储器还包括：位于若干层堆叠的存储层下方的若干层伪存储层，所述若干层堆叠的存储层中最下面的一层存储层为底层存储层，与底层存储层相邻的一层伪存储层为顶层伪存储层。

9.如权利要求8所述的3D NAND存储器抑制顶层存储层编程串扰的方法，其特征在于，在对所述底层存储层中某一个存储单元进行编程时，将所述底层存储层与所述顶层伪存储层连接在一起同时施加相同的编程电压进行操作。