[发明专利]3D NAND存储器及其抑制顶层存储层编程串扰的方法

说明书

一种3D NAND存储器及其抑制顶层存储层编程串扰的方法，包括：提供述3D NAND存储器，3D NAND存储器包括：若干层堆叠的存储层和位于存储层上的伪存储层，若干层堆叠的存储层中最上面的一层存储层为顶层存储层，与顶层存储层相邻的为底层伪存储层，每一层存储层中具有若干存储单元，每一层伪存储层中具有若干伪存储单元，最底层的存储层与半导体衬底之间具有下选择晶体管，最顶层的伪存储层上还具有上选择晶体管；在对所述顶层存储层中某一个存储单元进行编程时，将所述顶层存储层与所述底层伪存储层分别对应的控制栅施加相同的编程电压；在进行编程时，所述上选择晶体管打开，下选择晶体管关闭。本发明的方法防止顶层存储层的编程串扰。

技术领域

本发明涉及半导体制作领域，尤其涉及一种3D NAND存储器及其抑制顶层存储层编程串扰的方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。

现有的3D NAND存储器结构包括：半导体衬底；位于半导体衬底上控制栅和隔离层相互层叠的堆叠结构；贯穿堆叠结构的若干通道孔；位于沟道孔的中的存储结构，所述存储结构包括位于所述沟道孔侧壁表面上的电荷存储层和位于电荷存储侧壁表面上的沟道层，每一层控制栅与对应位置的存储结构构成一层存储层或一层伪存储层，每一个沟道孔中的存储结构构成一个存储串，每一个沟道孔中的存储结构与每一个控制栅相交的位置对应为一个存储单元或伪存储单元。

现有技术在对存储层特别是对最上面的一层存储层(顶层存储层)中的某一个存储单元(目标存储单元)进行编程时，顶层存储层中目标存储单元之外的存储单元会被编程所串扰，阈值电压会产生漂移。

发明内容

本发明所要解决的技术问题是在怎样防止在对3D NAND存储器顶层存储层的编程过程中的编程串扰，防止阈值电压的漂移。

本发明提供了一种3D NAND存储器抑制顶层存储层编程串扰的方法，包括：

提供述3D NAND存储器，所述3D NAND存储器包括：若干层堆叠的存储层和位于存储层上若干层堆叠的伪存储层，若干层堆叠的所述存储层中最上面的一层存储层为顶层存储层，与顶层存储层相邻的一层伪存储层为底层伪存储层，每一层存储层中具有若干存储单元，每一层伪存储层中具有与若干所述存储单元排布相同的若干伪存储单元，竖直方向的若干所述存储单元与若干所述伪存储单元构成一个存储串，最底层的存储层与半导体衬底之间具有下选择晶体管，最顶层的伪存储层上还具有上选择晶体管；

在对所述顶层存储层中某一个存储单元进行编程时，将所述顶层存储层与所述底层伪存储层分别对应的控制栅施加相同的编程电压；在进行编程时，所述上选择晶体管打开，下选择晶体管关闭。

可选的，将所述顶层存储层与所述底层伪存储层分别对应的控制栅同时施加相同的编程电压进行操作包括：将所述顶层存储层与所述底层伪存储层连接在一起同时施加相同的编程电压进行操作。

可选的，3D NAND存储器包括：半导体衬底；位于半导体衬底上控制栅和隔离层相互层叠的堆叠结构；贯穿堆叠结构的若干通道孔；位于沟道孔的中的存储结构，所述存储结构包括位于所述沟道孔侧壁表面上的电荷存储层和位于电荷存储侧壁表面上的沟道层，每一层控制栅与对应位置的存储结构构成一层存储层或一层伪存储层，每一个沟道孔中的存储结构构成一个存储串，每一个沟道孔中的存储结构与每一个控制栅相交的位置对应为一个存储单元或伪存储单元。