[发明专利]一种基于码率自适应的高效化LDPC编码器电路

说明书

本发明公开了一种基于码率自适应的高效化LDPC编码器电路，包括：控制单元、存储单元、选择单元、高效核心单元以及累加寄存器单元，其中：所述控制单元用于将存储单元中的数据发送高效核心单元中；所述存储单元用于存储输入矩阵和校验数据；所述选择单元用于选择通过控制单元的控制选择存储单元中的数据发送给高效核心单元；所述累加寄存器单元用于将高效核心单元每次的计算结果进行累加，在多变的信道环境下，提出的方法有效解决了恶劣信噪比下无法纠错的问题；利用信噪比信息，可以动态平衡编码的性能和纠错性能的关系，使得系统效率提升；所提出的高效化LDPC编码器架构不仅保证了传输的正确性，同时有效提升了传输效率。

技术领域

本发明涉及通信领域，具体涉及一种基于码率自适应的高效化LDPC编码器电路。

背景技术

在目前的数字通信系统中，数据的传输鲁棒性以及错误数据的可纠正性制约着通信系统的传输性能。为此，通信系统中往往采用信道编码的技术，以应对传输中噪声所导致的数据误码。近些年来，一种低密度奇偶校验(LDPC)码被提出，该码具有低编解码复杂度、高纠错性能、低错误平层等诸多优点，被大量应用于信道编码的领域中。但由于校验矩阵往往具有较大的数据量，其相关的电路与系统设计十分冗余。随着准循环低密度奇偶校验(QC-LDPC)码的提出，使得编码电路变得简单，QC-LDPC的编码电路具有更小的资源利用率和更高的吞吐量，更适合硬件实现。目前CCSDS近地标准采用了QC-LDPC码，被简称为C2code。这种技术在近地应用中被大量采用。

但目前而言，通信系统传输的信道环境越来越复杂，诸多环境因素影响着传输的稳定性。尤其是一些多变的信道环境，例如雨雪天气，移动的障碍物等，这些因素都会造成传输信道的突变。由于突变信道的信噪比可能发生恶劣的衰落，已经超过了原始码率下可以纠错的正常范围。其后果则是会导致数据发生错误，严重时会导致传输失败。如何应对这些多变的信道环境，已经成为日益关注的问题。

发明内容

针对现有技术中的上述不足，本发明提供了一种基于码率自适应的高效化LDPC编码器电路。

为了达到上述发明目的，本发明采用的技术方案为：

一种基于码率自适应的高效化LDPC编码器电路，包括：控制单元、存储单元、选择单元、高效核心单元以及累加寄存器单元，其中：

所述控制单元用于将存储单元中的数据发送高效核心单元中；

所述存储单元用于存储输入矩阵和校验数据；

所述选择单元用于选择通过控制单元的控制选择存储单元中的数据发送给高效核心单元；

所述累加寄存器单元用于将高效核心单元每次的计算结果进行累加。

上述方案的有益效果是，将码率自适应信息有效的提供给编码电路，然后动态的调整整个电路的编码码长，最终得到不同码率的编码数据，从而有效的调整译码电路的译码性能。

进一步的，所述控制单元包括地址计数器、32进制计数器、4字节比较器、第一寄存器和第一与门，其中所述32进制计数器的输出端分别连接第一寄存器和地址计数器，所述地址计数器的输出端连接4字节比较器的输入端，所述4字节比较器的另一个输入端链接所述存储单元，用于获取存储单元中的输入矩阵和校验数据，输出端连接与门的一个输入端，所述寄存器的输出端连接第一与门的另一个输入端，所述与门的输出端连接选择单元。

上述方案的有益效果是，该控制单元电路将信噪比信息与数据所需的编码方式进行有效的对比，从而检查是否满足当前码率要求，如果不满足则进行有效的码率切换，以匹配该信噪比下的译码性能需求。