[发明专利]半导体器件及其形成方法

说明书

本申请公开一种半导体器件的形成方法，包括：提供衬底，所述衬底内形成有埋栅沟槽；在所述埋栅沟槽内壁表面形成栅介电层；在所述栅介电层表面形成至少填充所述埋栅沟槽部分高度的第一埋栅极；对所述第一埋栅极表面进行还原处理。上述半导体器件的形成方法能够提高形成的半导体器件的性能。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体器件及其形成方法。

背景技术

动态随机存取存储器(dynamic random access memory；DRAM)广泛应用于集成电路中，以进行二进制数据的存取。DRAM包概括多个阵列分布的存储单元，每一个存储单元通常由晶体管和电容所构成，晶体管的栅极与字线(word line，WL)相连、源极与电容相连、漏极与位线(bit line，BL)相连，通过字线上的电压信号控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入电容器中进行存储。

随着集成电路的集成度的提高，存储单元的尺寸也逐渐缩小，为了提高晶体管的沟道宽度，采用埋栅结构，以提高沟道长度，通过在衬底内形成埋栅沟槽，并在埋栅沟槽内填充栅极层，以形成埋栅极。

现有技术的埋栅极通常采用金属导电材料，性能还有待进一步提高。

发明内容

鉴于此，本申请提供一种半导体器件及其形成方法，以进一步提高现有的半导体器件的性能。

本申请提供的一种半导体器件的形成方法，包括：提供衬底，所述衬底内形成有埋栅沟槽；在所述埋栅沟槽内壁表面形成栅介电层；在所述栅介电层表面形成至少填充所述埋栅沟槽部分高度的第一埋栅极；对所述第一埋栅极表面进行还原处理。

可选的，所述还原处理包括：在还原反应条件下，利用还原气体与所述第一埋栅极表面进行还原反应。

可选的，所述第一埋栅极表面形成有自然氧化层，所述还原处理包括：通过还原性气体与所述自然氧化层进行还原反应，将所述氧化层处理还原为第一埋栅极的材料。

可选的，所述第一埋栅极的形成方法包括：在所述埋栅沟槽内沉积第一埋栅极材料层；对所述第一埋栅极材料进行回刻蚀，使得所述第一埋栅极材料的表面低于所述埋栅沟槽顶部，形成位于所述埋栅沟槽内的第一埋栅极。

可选的，所述第一埋栅极材料包括W、Al、Ti、Ta、TiN、WN、TaCN、TaN中的至少一种。

可选的，所述热处理采用的还原性气体包括：H₂，还原反应条件至少包括：温度为350℃～700℃，时间为30min～120min。

可选的，还包括：在所述还原处理之后，在所述埋栅沟槽内形成位于所述第一埋栅极上的第二埋栅极。

可选的，所述第二埋栅极包括：偶极子诱导层和位于所述偶极子诱导层表面的电极层。

可选的，还包括：在形成所述第二埋栅极之前，还包括形成覆盖所述第一埋栅极表面的扩散阻挡层。

可选的，所述第二埋栅极顶部低于所述埋栅沟槽顶部，还包括：在所述第二埋栅极顶部形成覆盖所述第二埋栅极的盖帽层。

本申请上述半导体器件的形成方法，通过对第一埋栅极表面进行还原处理，能够去除所述第一埋栅极表面可能形成的自然氧化层，降低第一埋栅极表面的电阻，从而提高所述第一埋栅极的导电性能。

进一步的，在第一埋栅极表面形成第二埋栅极，由于第一埋栅极表面经过还原处理，可以降低第一埋栅极和第二埋栅极之间的连接电阻，提高第一埋栅极和第二埋栅极之间的电连接性能，进而提高所述半导体器件的可靠性。

附图说明