[发明专利]三维存储器件及其制造方法

说明书

本申请提供了一种三维存储器件，包括：衬底；堆叠结构，形成于衬底上并包括交替堆叠的栅极层和绝缘层，该堆叠结构具有沿第一方向布置的存储阵列区和台阶区；至少一个栅线隙结构，至少沿第一方向延伸穿过台阶区，将堆叠结构分成多个分隔区域；以及槽结构，沿着第一方向布置，并贯穿位于台阶区的堆叠结构。根据本申请的三维存储器件，可减小由于虚拟沟道结构的图案带来的应力，提高支撑力，减少栅线隙扭曲和鼠啮的情况，改善三维存储器件的良率和可靠性。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种具有减小的台阶区应力和提高的支撑力的三维存储器件及其制造方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，三维存储器件)。三维存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

为了实现更高的存储密度，三维存储器件中堆叠的层数也随之显著增加，譬如，由32层发展到64层，再到96层甚至128层等等。然而，随着三维存储器件层数的增加，台阶区应力的问题也越来越严重。这会导致例如栅线隙的扭曲(Wiggling)变形甚至出现类似老鼠齿痕(Mouse bite)的缺陷。在三维存储器件中，已知栅线隙的扭曲变形现象与虚拟沟道结构图案带来的应力与支撑差异有关。为给接触通道留足够空间，虚拟沟道结构在布局上(尤其是近顶部选择栅极切口区域)存在着栅极线两侧虚拟沟道结构不对称以及虚拟沟道结构密度不足等问题。

因此，期望进一步改进三维存储器件的结构，以提高三维存储器件的良率和可靠性。

应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。

发明内容

本申请提供可至少部分地解决相关技术中存在的上述问题的一种三维存储器件。

本申请的实施方式一方面旨在提供一种三维存储器件，该三维存储器件可包括：衬底；堆叠结构，形成于衬底上并包括交替堆叠的栅极层和绝缘层交替堆叠，该堆叠结构具有沿第一方向布置的存储阵列区和台阶区；至少一个栅线隙结构，至少沿第一方向延伸穿过台阶区，将堆叠结构分成多个分隔区域；以及槽结构，沿着第一方向延伸，并贯穿位于台阶区的堆叠结构。

在示例性实施方式中，三维存储器件还可包括位于台阶区的多个接触通道，各个接触通道可分别连接至台阶区的各个台阶上的栅极层。

在示例性实施方式中，槽结构可包括第一槽结构和第二槽结构，在第一槽结构水平延伸的方向上可不设置接触通道，以及第二槽结构可与接触通道沿同一水平方向交替设置。

在示例性实施方式中，第一槽结构在衬底的表面的正投影的长度可大于第二槽结构在衬底的表面的正投影的长度。

在示例性实施方式中，第一槽结构和第二槽结构可沿着第一方向间断地延伸。

在示例性实施方式中，第一槽结构可沿着第一方向连续地延伸，并且第二槽结构可沿着第一方向间断地延伸。

在示例性实施方式中，第一槽结构可邻近于相邻的两个分隔区域之间的栅线隙结构布置，以及第二槽结构可远离相邻的两个分隔区域之间的栅线隙结构布置。

在示例性实施方式中，第二槽结构可邻近于相邻的两个分隔区域之间的栅线隙结构布置，以及第一槽结构可远离相邻的两个分隔区域之间的所述栅线隙结构布置。

在示例性实施方式中，至少一个接触通道在衬底的表面的正投影可具有方形轮廓。

在示例性实施方式中，至少一个接触通道在衬底的表面的正投影可具有圆形轮廓。