[发明专利]具有引线尖端检查特征的半导体封装

说明书

本发明公开了一种方法，其包括：提供载体；在载体上安装多个半导体管芯；在载体上形成覆盖半导体管芯中的每个的电绝缘包封物材料的区域；去除包封物材料的区段以在半导体管芯中的每个之间的电绝缘包封物材料的区域中形成间隙；在间隙之内形成导电材料；以及沿间隙中的每个使电绝缘包封物材料的区域单个化，以形成多个分立包封物主体。封装半导体器件中的每个包括设置在包封物主体的侧壁上的面向侧壁的端子。对于封装半导体器件中的每个，面向侧壁的端子电连接到相应的封装半导体器件的半导体管芯。由形成在间隙内的导电材料提供每个封装半导体器件的面向侧壁的端子。

背景技术

无引线半导体封装被设计有基本与包封物主体共延的端子。举例来说，无引线半导体封装的示例包括DFN(双扁平无引线)和QFN(方形扁平无引线)封装。无引线半导体封装相对于引线封装提供显著的优点，包括小的占有面积和低的材料成本。不过，这些封装的I/O密度受到导电键合焊盘之间的最小间距和包封物主体的平面占有面积的约束。在很多应用中，需要减小器件尺寸，同时保持或增大器件的I/O密度。因此希望提供针对给定平面占有面积的具有增大的I/O能力的无引线封装。

发明内容

公开了一种形成半导体器件的方法。根据实施例，该方法包括：提供载体；在载体上安装多个半导体管芯；在载体上形成覆盖半导体管芯中的每个的电绝缘包封物材料的区域；去除包封物材料的区段以在半导体管芯中的每个之间的电绝缘包封物材料的区域中形成间隙；在间隙之内形成导电材料；以及沿间隙中的每个使电绝缘包封物材料的区域单个化以形成多个分立包封物主体。封装半导体器件中的每个包括设置在包封物主体的侧壁上的面向侧壁的端子。对于封装半导体器件中的每个，面向侧壁的端子电连接到相应的封装半导体器件的半导体管芯。由形成在间隙之内的导电材料提供每个封装半导体器件的面向侧壁的端子。

独立地或组合地，对于封装半导体器件中的每个，面向侧壁的端子在包封物主体的顶表面和底表面之间完全延伸。

独立地或组合地，在使电绝缘包封物材料的区域单个化之后，封装半导体器件中的每个包括包封物主体的侧壁中的在顶表面和底表面之间延伸的凹槽，并且对于封装半导体器件中的每个，面向侧壁的端子设置在凹槽之内。

独立地或组合地，该方法还包括在使电绝缘包封物材料的区域单个化之后的另一切割步骤，使得包封物主体的侧壁与面向侧壁的端子基本共面。

独立地或组合地，对于封装半导体器件中的每个，面向侧壁的端子是从侧壁连续延伸到包封物主体的顶表面和底表面中的一者或两者的部分或导电区域。

独立地或组合地，包封物材料包括可激光活化模制化合物，并且在间隙之内形成导电材料包括在可激光活化模制化合物上施加激光，由此在可激光活化模制化合物中形成激光活化表面，并且执行镀覆工艺，所述镀覆工艺在激光活化表面中形成导电材料。

独立地或组合地，形成电绝缘包封物材料的区域包括：利用第一模制化合物材料包封半导体管芯中的每个；以及在第一模制化合物材料上形成可激光活化模制化合物，使得在分立包封物主体的外表面处暴露可激光活化模制化合物。

独立地或组合地，镀覆工艺是电镀工艺。

独立地或组合地，镀覆工艺是无电镀覆工艺。

独立地或组合地，半导体管芯中的每个包括设置在主表面和与主表面相对的后表面上的多个导电端子，并且其中，半导体管芯均安装在载体上，使得主表面背离载体。

独立地或组合地，半导体管芯中的每个包括具有多个键合焊盘的主表面和与主表面相对的后表面，其中，半导体管芯均安装在载体上，使得主表面面对载体。

独立地或组合地，该方法还包括：从电绝缘包封物材料的区域去除载体；以及在去除包封物材料的区段之前将电绝缘包封物材料的区域转移到转移层合物，并且去除包封物材料的区段和形成导电材料是在电绝缘包封物材料的区域设置在转移层合物上的情况下执行的。