[发明专利]利用反馈回路提高电源抑制比的带隙基准电路

权利要求书

1.一种利用反馈回路提高电源抑制比的带隙基准电路，其特征在于，电路具体包括：运算放大器的输出端与地之间串接电阻R4和电阻R5，晶体管Q1的基极与串接的电阻R4和电阻R5中间节点相接，所述中间节点为输出基准电压Vref节点，晶体管Q1的集电极分别与电阻R1的第二端连接以及与运算放大器的反向输入端连接，晶体管Q1的发射极串接电阻R3后接地，晶体管Q2的基极与输出基准电压Vref节点连接，Q2的集电极分别与电阻R0的第二端连接以及与运算放大器的同向输入端连接，Q2的发射极依次串接电阻R2和电阻R3后接地，电阻R0的第一端与VDD连接，电阻R1的第一端与VDD连接。

2.根据权利要求1所述的利用反馈回路提高电源抑制比的带隙基准电路，其特征在于，所述晶体管Q1为NPN双极型晶体管。

3.根据权利要求1所述的利用反馈回路提高电源抑制比的带隙基准电路，其特征在于，所述晶体管Q2为NPN双极型晶体管。

4.根据权利要求1所述的利用反馈回路提高电源抑制比的带隙基准电路，其特征在于，所述电阻R1的电阻值等于电阻R2的电阻值。

5.根据权利要求1所述的利用反馈回路提高电源抑制比的带隙基准电路，其特征在于，改变NPN双极型晶体管Q2的尺寸或者并联数，以及改变电阻R3与R2的比值，能够用于改善基准电压的温度系数和精确度。

6.根据权利要求1所述的利用反馈回路提高电源抑制比的带隙基准电路，其特征在于，增加运算放大器的增益，用于改善输出基准电压的电源抑制比。

7.根据权利要求1所述的利用反馈回路提高电源抑制比的带隙基准电路，其特征在于，所述放大器电路采用BiCMOS工艺实现。