[发明专利]利用反馈回路提高电源抑制比的带隙基准电路

说明书

本发明公开了一种利用反馈回路提高电源抑制比的带隙基准电路，属于模拟集成电路技术领域。该带隙基准电路包括：两个NPN双极型晶体管Q1～Q2，六个电阻R0～R5和一个运算放大器。运算放大器采用差分输入结构，将运算放大器的输出用电阻进行分压，提供反馈电压至NPN双极型晶体管Q1和Q2的基极，同时该反馈电压作为该带隙基准电路的输出基准电压。电阻R0和电阻R1的阻值相等，通过调节NPN双极型晶体管Q2的并联数和电阻R3与R2的比值，可以改善基准电压的温度系数和精确度；通过增加运算放大器的增益，可以有效地提高输出基准电压的电源抑制比。

技术领域

本发明涉及模拟集成电路，具体涉及一种利用反馈回路提高电源抑制比的带隙基准电路。

背景技术

集成电路系统中经常需要使用基准电压，要求该基准电压随温度的漂移等因素，电压变化范围尽可能小，对电源电压纹波的抑制能力尽量高。对带隙基准电压的温度漂移特性，已经有多种曲率补偿技术，如对电路工作的整个温度范围进行分段温度补偿和二阶曲率补偿等方案；而为了提高输出基准电压对电源电压纹波的抑制能力，已经有多种增加电源抑制比增强模块的方案。上述方案也使得电路结构更加复杂，电路面积和功耗增加。传统电路中为了提高输出基准电压的电源抑制比，在电路中增加电源抑制比增强模块，导致电路复杂度、面积和功耗同步增大。

发明内容

发明目的：本发明的目的是为了解决上述问题，提出一种利用反馈回路提高电源抑制比的带隙基准电路，在提高运算放大器的增益的同时，提高输出基准电压的电源抑制比；本发明无需额外增加电源抑制比增强模块，具有结构简单和芯片面积较小的优势。

技术方案：一种带隙基准电路，电路具体包括：

运算放大器的输出端与地之间串接电阻R4和电阻R5，晶体管Q1的基极与串接的电阻R4和电阻R5中间节点相接，中间节点为输出基准电压Vref节点，晶体管Q1的集电极分别与电阻R1的第二端连接以及与运算放大器的反向输入端连接，晶体管Q1的发射极串接电阻R3后接地，晶体管Q2的基极与输出基准电压Vref节点连接，Q2的集电极分别与电阻R0的第二端连接以及与运算放大器的同向输入端连接，Q2的发射极依次串接电阻R2和电阻R3后接地，电阻R0的第一端与VDD连接，电阻R1的第一端与VDD连接。

进一步地，晶体管Q1为NPN双极型晶体管。

进一步地，晶体管Q2为NPN双极型晶体管。

进一步地，电阻R1的电阻值等于电阻R2的电阻值。

进一步地，改变NPN双极型晶体管Q2的尺寸或者并联数，以及改变电阻R3与R2的比值，能够用于改善基准电压的温度系数和精确度。

进一步地，增加运算放大器的增益，用于改善输出基准电压的电源抑制比。

进一步地，放大器电路采用BiCMOS工艺实现。

有益效果：与现有技术相比，本发明具有如下显著的优点：

(1)本发明中的高增益运算放大器可以保证NPN双极型晶体管Q1的集电极电流和NPN双极型晶体管Q2的集电极电流尽可能相等，从而提高输出基准电压的精确度；

(2)通过增加运算放大器的增益，可以提高输出基准电压的电源抑制比；

(3)该电路结构没有增加额外的电源抑制比增强模块，降低了电路的复杂度，减小了电路面积，降低了成本。

附图说明

图1为本发明的电路图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明。

本发明提出一种利用反馈回路提高电源抑制比的带隙基准电路，将运算放大器的输出电压分压后，再反馈到双极型晶体管的基极，在提高运算放大器的增益的同时，提高输出基准电压的电源抑制比。