[发明专利]工艺自补偿CMOS电压基准源及其设计方法有效

专利信息
申请号: 202110574096.2 申请日: 2021-05-25
公开(公告)号: CN113325914B 公开(公告)日: 2022-03-22
发明(设计)人: 周杨润;余凯;李思臻 申请(专利权)人: 广东工业大学
主分类号: G05F1/567 分类号: G05F1/567
代理公司: 广州粤高专利商标代理有限公司 44102 代理人: 刘俊
地址: 510090 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 工艺 补偿 cmos 电压 基准 及其 设计 方法
【权利要求书】:

1.工艺自补偿CMOS电压基准源,其特征在于,包括本征NMOS晶体管MN1、本征NMOS晶体管MN2、普通阈值电压NMOS晶体管M0、普通阈值电压NMOS晶体管M1、普通阈值电压NMOS晶体管M2、高阈值电压NMOS晶体管M3和高阈值电压NMOS晶体管M4;其中:

所述本征NMOS晶体管MN1漏极接电源VDD,其栅极与所述本征NMOS晶体管MN2栅极、普通阈值电压NMOS晶体管M0栅极、普通阈值电压NMOS晶体管M1栅极、普通阈值电压NMOS晶体管M0源极、普通阈值电压NMOS晶体管M1漏极电性连接,本征NMOS晶体管MN1栅极与普通阈值电压NMOS晶体管M0源极的连接节点作为输出电压VREF;所述本征NMOS晶体管MN1源极与所述本征NMOS晶体管MN2漏极电性连接;

所述本征NMOS晶体管MN2源极与所述普通阈值电压NMOS晶体管M0漏极电性连接;

所述普通阈值电压NMOS晶体管M0的衬底与高阈值电压NMOS晶体管M3的源极电性连接后,连接到高阈值电压NMOS晶体管M4栅极;

所述普通阈值电压NMOS晶体管M1源极与所述普通阈值电压NMOS晶体管M2的漏极和栅极电性连接;所述普通阈值电压NMOS晶体管M1的衬底与普通阈值电压NMOS晶体管M1的源极电性连接;

所述普通阈值电压NMOS晶体管M2源极与所述高阈值电压NMOS晶体管M3的漏极和栅极电性连接;所述普通阈值电压NMOS晶体管M2的衬底与普通阈值电压NMOS晶体管M2的源极电性连接;

所述高阈值电压NMOS晶体管M3源极与所述高阈值电压NMOS晶体管M4漏极电性连接;所述高阈值电压NMOS晶体管M3的衬底与高阈值电压NMOS晶体管M3的源极电性连接;

所述高阈值电压NMOS晶体管M4源极接地;所述高阈值电压NMOS晶体管M4的衬底与高阈值电压NMOS晶体管M4的源极电性连接。

2.根据权利要求1所述的工艺自补偿CMOS电压基准源,其特征在于,为了增加所述普通阈值电压NMOS晶体管M0衬底所能选择的电位数量,普通阈值电压NMOS晶体管M0选择普通阈值电压NMOS晶体管M1的源极、普通阈值电压NMOS晶体管M2的源极、高阈值电压NMOS晶体管M3的源极或高阈值电压NMOS晶体管M4的源极为衬底。

3.根据权利要求1所述的工艺自补偿CMOS电压基准源,其特征在于,所述本征NMOS晶体管MN1、本征NMOS晶体管MN2用于提高电压基准源的电源抑制比和线性调整率。

4.根据权利要求2所述的工艺自补偿CMOS电压基准源,其特征在于,所述普通阈值电压NMOS晶体管M0作为电流驱动器件利用衬底与源极的PN结反偏所产生的漏电流使得电压基准源工作。

5.根据权利要求1所述的工艺自补偿CMOS电压基准源,其特征在于,所述高阈值电压NMOS晶体管M3和高阈值电压NMOS晶体管M4作为高阈值电压器件使得输出电压为非负值。

6.工艺自补偿CMOS电压基准源的设计方法,设计得到如权利要求1~5任一项所述的工艺自补偿CMOS电压基准源;其特征在于,包括以下步骤:

S1:计算MOS晶体管在无衬底偏置效应下的阈值电压VT0

S2:将阈值电压VT0在SS工艺角到FF工艺角的变化拟合为线性方程;

S3:计算MOS晶体管在有衬底偏置效应下的阈值电压VTH

S4:将阈值电压VTH在SS工艺角到FF工艺角的变化拟合为线性方程;

S5:计算普通阈值电压NMOS晶体管M0与普通阈值电压NMOS晶体管M1、普通阈值电压NMOS晶体管M2、高阈值电压NMOS晶体管M3、高阈值电压NMOS晶体管M4的阈值电压差之和产生的CTAT电压;

S6:将CTAT电压与由不同MOS晶体管的宽长比与热电压的乘积产生的PTAT电压相加得到一个与温度系数无关的电压;

S7:结合步骤S2和步骤S4得到的线性方程对步骤S6得到的电压进行分析,实现对工艺偏差影响的消除;

其中,在所述步骤S1中,所述阈值电压VT0的计算过程具体为:

其中,VSB=0;COX=εOX/tOX,VFB为平带电压,k为玻尔兹曼常数,εsi为硅的介电常数,NSUB为衬底掺杂浓度,q为电子电荷,ni为未掺杂硅中的电子密度,T为温度,COX为单位面积的栅氧化层电容,εOX为栅氧化层电容面积,tOX为栅氧化层厚度;在上式中,栅氧厚度tox和衬底掺杂浓度NSUB为主要工艺参数,因此主要考虑这两个参数对于工艺偏差的影响;在极端的FF工艺角下MOS晶体管具有较低的阈值电压,较薄的栅氧层以及较高的衬底掺杂浓度,在SS工艺角下的情况与FF工艺角相反,SS工艺角到FF工艺角的VT0变化近似线性关系;因此:

在所述步骤S2中,将阈值电压VT0在SS工艺角到FF工艺角的变化拟合为线性方程,其关系式具体表示为:

VT0=VT0,TT-c1VT0,diff (3)

其中,c1为工艺变化参数,其值为-1到1之间,其中-1表示在SS工艺角下,0表示在TT工艺角下,1表示在FF工艺角下;VT0,diff表示VT0曲线斜率;

在所述步骤S3中,所述阈值电压VTH的计算过程具体为:

其中,VTbody为衬底偏置效应产生的阈值电压增量;由式(4)可知,受到工艺偏差的影响,VTbody也会受到栅氧厚度以及衬底掺杂浓度的影响;此处,注意到SS工艺角到FF工艺角的VTbody变化近似线性关系;因此,在步骤S4中,将VTbody在SS工艺角到FF工艺角的变化也拟合为线性方程,其关系式为:

VTbody=VTbody,TT-c1VTbody,diff (5)

其中,VTbody,diff表示VTbody曲线斜率;

在所述步骤S6中,所述的与温度系数无关的电压具体表示为:

其中,Vt=kT/q,Vt为热电压,η为亚阈值斜率因子,W/L为各器件栅宽与栅长比,VTH为各器件的阈值电压;

在所述步骤S7中,其分析过程具体为:

考虑工艺偏差的影响,令式(4)在SS工艺角与FF工艺角下作差,并将式(3)与式(5)代入得到:

当VSB变化时,由于VT0,diff与衬底偏置效应无关,因此VT0,diff不变;结合式(7)了解到,由于VT0,diff不变,而VTH,SS-VTH,FF会随着VSB的改变而改变,且VTH,SS-VTH,FF与VSB的变化成正比关系,因此VTbody,diff与VSB的变化成正比关系;因此改变VSB会通过改变VTbody,diff而对工艺偏差产生影响;

接着,在式(6)的基础上,结合式(3)和式(5)得到:

在上式c1的系数中,VTbody,diff,1,VTbody,diff,2、VTbody,diff,3、VTbody,diff,4、4VTbody,diff,0通过VSB来改变,使c1项的乘积为0,从而消除工艺偏差的影响;由于M3、M4为高阈值电压器件,因此VT0,diff,3和VT0,diff,4会更大,使得c1的系数为正;由于c1项的系数为正,因此VTH,SS-VTH,FF0,为了c1项的系数能够变得更小,需要提高VTbody,diff,0,又因为VTbody,diff,0与VSB的变化成正比关系,因此可以提高M0的VSB来降低c1项的系数;

然后通过改变(W1/L1)/(W0/L0)、(W2/L2)/(W0/L0)、(W3/L3)/(W0/L0)、(W4/L4)/(W0/L0)来调整PTAT电压,使得与CTAT电压互补,由此来获得零温度系数的基准电压。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东工业大学,未经广东工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110574096.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top