[发明专利]工艺自补偿CMOS电压基准源及其设计方法

说明书

本发明提供一种工艺自补偿CMOS电压基准源及其设计方法，包括分别计算MOS晶体管在无衬底偏置效应下和有衬底偏置效应下的阈值电压,将阈值电压在SS工艺角到FF工艺角的变化拟合为对应的线性方程；计算晶体管间产生的CTAT电压并将CTAT电压与由不同MOS晶体管的宽长比与热电压的乘积产生的PTAT电压相加得到一个与温度系数无关的电压；结合线性方程对得到的与温度系数无关的电压进行分析，实现对工艺偏差影响的消除。本发明提出一种工艺自补偿CMOS电压基准源及其设计方法，通过利用衬底偏置效应补偿工艺偏差技术，设计出不使用三极管的CMOS电压基准源，实现低电压低功耗工作。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种工艺自补偿CMOS电压基准源及其设计方法。

背景技术

随着无线传感器网络节点、可穿戴智能设备、植入式生物医疗器件等电子设备的出现和应用，功耗问题成为了设计难点之一。芯片在待机中常常需要被快速地启动，而电压基准源需要时刻工作，因此电压基准源的功耗也需要进一步降低。相较于传统的带隙电压基准源，CMOS电压基准源具有低压低功耗的特点，成为目前国内外学术界和工业界的研究热点。CMOS电压基准源利用了MOS晶体管阈值电压具有负温度系数的特性，但是阈值电压容易受到工艺角的影响，导致CMOS电压基准源在不同工艺角下的输出电压具有较大偏差。因此，研究一种能对工艺偏差进行补偿的CMOS电压基准源是很有必要的。

现有技术提供了一种混合型电压基准源，在学术论文“A 192-pW VoltageReference Generating Bandgap–Vth With Process and Temperature DependenceCompensation”中提出，该论文发表于2019年IEEE JSSC(固态电路学报)，其电路结构如图1所示。

在该结构中，两个本征NMOS晶体管M_N1和M_N2设置在核心电路的最上方，采用堆叠的结构，与M₁共同组成偏置电路的部分。PMOS晶体管M₂产生一个与温度变化成正比的电压，称为PTAT电压，三极管Q₁产生一个与温度变化成反比的电压，称为CTAT电压，通过将M₂和Q₁产生的电压相加得到一个与温度系数无关的基准电压。通过调整M₁与M₂的宽长比，可以改变PTAT电压的斜率使得PTAT电压的斜率与CTAT电压的斜率相等。

不仅如此，Q₁产生的电压是一个与工艺变化正相关的电压，称为PTFP电压，M₂产生的电压是一个与工艺变化负相关的电压，称为CTFP电压，M₂和Q₁产生的电压相加得到的电压为一个与工艺变化无关的基准电压。通过调整M₁与M₂的叉指数可以改变CTFP电压的斜率使得CTFP电压的斜率与PTFP电压的斜率相等。该结构输出电压的公式为：

其中，V_BG为与带隙相关的参考电压，m为亚阈值斜率因子，α为比例系数，V_th为阈值电压，N为finger数，W为栅宽，V_T为热电压，T为温度。

在该混合型电压基准源中，由于三极管受到工艺偏差的影响相对于MOS晶体管会小很多，使得基准电压受到工艺偏差的影响较小。但是，三极管一方面会限制电压基准源工作电压的降低，另一方面会带来更大的功耗。

发明内容

本发明的目的是解决现有的混合型电压基准源采用三极管存在限制电压基准源工作电压且带来更大功耗技术缺陷，提供一种工艺自补偿CMOS电压基准源及其设计方法。

为解决上述技术问题，本发明的技术方案如下：