[发明专利]铁电存储器器件及其形成方法

说明书

一种器件包括多层堆叠、沟道层、铁电层及缓冲层。所述多层堆叠设置在衬底上且包括交替堆叠的多个导电层及多个介电层。沟道层穿透过所述多个导电层及所述多个介电层。铁电层设置在沟道层与所述多个导电层及所述多个介电层中的每一者之间。缓冲层包括金属氧化物，且缓冲层中的一者设置在所述铁电层与所述多个介电层中的每一者之间。

技术领域

本发明实施例是涉及铁电存储器器件及其形成方法。

背景技术

半导体器件用于各种电子应用中，例如个人计算机、手机、数字照相机及其他电子设备。半导体器件通常是通过以下方式制作而成：在半导体衬底之上依序沉积绝缘层或介电层、导电层及半导体层，并使用光刻及蚀刻技术将各种材料层图案化以在其上形成电路组件及元件。

半导体行业通过不断减小最小特征大小(minimum feature size)来不断提高各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度，此使得能够将更多的组件整合到给定区域中。然而，随着最小特征大小的减小，出现了应解决的附加问题。

发明内容

根据本公开的一些实施例，一种器件包括多层堆叠、沟道层、铁电层及缓冲层。所述多层堆叠设置在衬底上且包括交替堆叠的多个导电层及多个介电层。所述沟道层穿透过所述多个导电层及所述多个介电层。所述铁电层设置在所述沟道层与所述多个导电层及所述多个介电层中的每一者之间。所述缓冲层包括金属氧化物，且所述缓冲层中的一者设置在所述铁电层与所述多个介电层中的每一者之间。

根据本公开的替代实施例，一种器件包括多层堆叠、多个隔离结构、沟道层及铁电层。所述多层堆叠设置在衬底上且包括交替堆叠的多个栅极电极层及多个介电层。所述隔离结构设置在所述衬底上且穿透过所述多层堆叠。所述沟道层设置在所述多层堆叠与所述隔离结构中的每一者之间。所述铁电层设置在所述沟道层与所述多层堆叠之间，其中所述铁电层接触所述多层堆叠的所述栅极电极层中的每一者但与所述多层堆叠的所述介电层中的每一者隔开。

根据本公开的又一些替代实施例，一种形成器件的方法包括以下操作。在衬底上形成多层堆叠。所述多层堆叠包括交替堆叠的多个介电层及多个导电层且具有穿透过所述多层堆叠的沟槽。使由所述沟槽的侧壁暴露出的所述介电层凹陷，以使得在两个相邻导电层之间形成凹槽。在所述凹槽中的每一者内形成缓冲层。在所述沟槽的所述侧壁上形成铁电层，其中所述铁电层覆盖所述缓冲层的侧壁及所述导电层的侧壁。在所述铁电层上形成沟道层。

附图说明

结合附图阅读以下详细说明，能最好地理解本公开的各个方面。注意，根据本行业中的标准惯例，各种特征未按比例绘制。事实上，为使论述清晰起见，可任意地增大或减小各种特征的尺寸。

图1A、图1B及图1C说明根据一些实施例的铁电存储器器件的简化立体图、电路图及俯视图。

图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B、图20A、图20B、图21A、图21B、图22、图23、图24、图25A、图25B、图26A、图26B、图27A、图27B、图28A、图28B、图29A、图29B、图30A、图30B、图30C、图30D及图30E说明制造根据一些实施例的铁电存储器器件的不同视图。

图31说明形成根据一些实施例的铁电存储器器件的方法。

图32说明根据一些实施例的铁电存储器器件的简化立体图。

图33说明根据一些实施例的铁电存储器器件的简化立体图。

具体实施方式