[发明专利]加速装置、数据处理系统以及加速装置的操作方法

说明书

本公开涉及一种加速装置，该加速装置包括加速器。加速器通过使用基于批次大小和序列大小中的至少一个来选择的计算方法并且通过根据所选择的计算方法控制第一输入数据和第二输入数据到处理元件阵列的输入路径来处理计算。该计算方法包括第一计算方法和第二计算方法，并且根据第一计算方法基于批次大小将第一输入数据和第二输入数据输入到处理元件阵列中，并且根据第二计算方法基于序列大小将第一输入数据输入到处理元件阵列中。

相关申请的交叉引用

本专利文件要求于2020年8月27日提交的、申请号为10-2020-0108437的韩国申请的优先权和权益，其通过引用整体并入本文作为本专利文件公开的一部分。

技术领域

本专利文件中公开的技术和实施方案总体涉及一种半导体装置。

背景技术

人工智能(AI)加速器是一种被设计成对诸如人工神经网络的人工智能应用进行加速的硬件加速器或计算机系统。AI加速器可以加快与诸如多层感知器(MLP)、长短期记忆(LSTM)、卷积神经网络(CNN)的人工智能应用相关联的进程，同时减少主机资源的负担。

长短期记忆(LSTM)是一种在深度学习领域中使用的人工循环神经网络架构，并且可以通过在加速器中计算基于序列信息的输入数据以及当前单元的输出值来执行与LSTM操作相关联的计算。

由于上述计算的速度提高直接与加速器的性能有关，因此正在讨论包括加快加速器内的进程的新方式的各种技术。

发明内容

本专利文件中公开的技术可以在各个实施例中实施，以提供一种具有提高的计算输入数据的能力的加速装置、数据存储装置、数据处理系统以及加速装置的操作方法。

在实施例中，一种加速装置可以包括：加速器，与人工神经网络的处理元件阵列通信，并且被配置成通过使用基于批次大小和序列大小中的至少一个而选择的计算方法并且通过根据所选择的计算方法控制第一输入数据和第二输入数据到处理元件阵列的输入路径来执行计算，批次大小对应于处理元件阵列同时可处理的数据的大小，序列大小对应于被顺序输入到处理元件阵列的数据的长度，其中该计算方法包括第一计算方法和第二计算方法，并且根据第一计算方法基于批次大小将第一输入数据和第二输入数据输入到处理元件阵列中，并且根据第二计算方法基于序列大小将第一输入数据输入到处理元件阵列中。

在实施例中，一种数据存储装置可以包括：处理元件阵列，被配置成执行与输入数据相关联的计算；以及加速器，与处理元件阵列通信，并且被配置成通过使用基于批次大小和序列大小中的至少一个而选择的计算方法并且通过根据所选择的计算方法控制第一输入数据和第二输入数据到处理元件阵列的输入路径来执行计算，批次大小对应于处理元件阵列同时可处理的数据的大小，序列大小对应于被顺序输入到处理元件阵列的数据的长度，其中该计算方法包括第一计算方法和第二计算方法，并且根据第一计算方法基于批次大小将第一输入数据和第二输入数据输入到处理元件阵列中，并且根据第二计算方法基于序列大小将第一输入数据输入到处理元件阵列中。

在实施例中，一种数据处理系统可以包括主机装置和数据存储装置。主机装置可以基于批次大小与批次参考值之间的比较、序列大小与序列参考值之间的比较或这些比较的组合中的至少一个，确定计算方法以及将第一输入数据和第二输入数据输入到处理元件阵列的方法；并且数据存储装置被配置成根据所确定的计算方法来控制第一输入数据和第二输入数据到处理元件阵列的输入路径，其中该计算方法包括第一计算方法和第二计算方法，并且根据第一计算方法基于批次大小将第一输入数据和第二输入数据输入到处理元件阵列中，并且根据第二计算方法基于序列大小将第一输入数据输入到处理元件阵列中。