[发明专利]制造半导体器件的方法和由此制造的半导体器件

说明书

制造基于双架构兼容设计的半导体器件的方法包括：在晶体管(TR)层中形成晶体管组件；并执行制造附加组件的以下操作中的一种(A)埋入式电源轨(BPR)类型的架构，(B)非埋入式电源轨(非BPR)类型的架构。步骤(A)包括，在相应的sub‑TR层中形成各个非伪sub‑TR结构，以及在相应的supra‑TR层中形成各个伪supra‑TR结构，该伪结构是相应的第一伪像。步骤(B)包括，在相应的supra‑TR层中形成各个非伪supra‑TR结构，并形成各个伪supra‑TR结构，该伪结构是相应的第二伪像，第一和第二伪像由双架构兼容涉及产生，适合于适应BPR类型的架构。本申请的实施例还涉及半导体器件。

技术领域

本申请的实施例涉及制造半导体器件的方法和由此制造的半导体器件。

背景技术

集成电路(“IC”)包括一个或多个半导体器件。表示半导体器件的一种方式是将平面图称为布局图。布局图是在设计规则的上下文中生成的。一组设计规则对布局图中的相应图案的放置施加了约束，例如地理/空间约束、连接性约束等。通常，一组设计规则包括与相邻或邻接单元中的图案之间的间距和其他相互作用有关的设计规则的子集，其中，图案表示金属化层中的导体。

通常，一组设计规则特定于工艺/技术节点，通过该设计规则将基于布局图制造半导体器件。设计规则集补偿了相应工艺/技术节点的可变性。这种补偿增加了由布局图产生的实际半导体器件将成为布局图所基于的伪器件的可接受的对应物的可能性。

发明内容

本申请的一些实施例提供了一种制造基于双架构兼容设计的半导体器件的方法，所述方法包括：在半导体器件的晶体管(TR)层中形成一个或多个晶体管的一个或多个组件；以及执行以下操作中的一种：(A)根据用于半导体器件的埋入式电源轨(BPR)类型的架构制造附加组件，所述BPR类型的架构包括晶体管层下方层(sub-TR层)和晶体管层上方层(supra-TR层)；或者(B)根据用于半导体器件的非埋入式电源轨(非BPR)类型的架构制造附加组件，所述非BPR类型的架构包括supra-TR层；以及其中：双架构兼容设计基本上同样适合于适应BPR类型的架构或适应非BPR类型的架构；(A)根据BPR类型的架构制造附加组件包括：在相应的sub-TR层中形成相应地电耦接至所述晶体管组件的各个非伪结构(非伪sub-TR结构)；以及在相应的supra-TR层中形成各个伪结构(伪supra-TR结构)，所述伪结构是由所述双架构兼容设计产生的相应伪像，所述伪像适合于适应非BPR类型的架构；以及(B)根据非BPR类型的架构制造附加组件包括：在相应的supra-TR层中：形成相应地耦接至所述晶体管组件的各个非伪结构(非伪supra-TR结构)；以及形成各个伪结构(伪supra-TR结构)，所述伪结构是由双架构兼容设计产生的相应伪像，所述伪像适合于适应BPR类型的架构。

本申请的另一些实施例提供了一种半导体器件，包括：位于晶体管(TR)层中的相应晶体管组件(TR组件)；以及位于相应的所述晶体管层上方层(supra-TR层)中的：各个非伪结构(非伪supra-TR结构)，所述非伪结构耦接至晶体管组件，并且由于半导体器件具有非埋入式电源轨(非BPR)类型的架构而被包括在内；以及各个伪结构(伪supra-TR结构)，所述伪结构包括为伪像，所述伪像是由于半导体器件的基于双架构兼容设计而产生的，所述伪像基本上同样适合于适应BPR类型的架构或适应非BPR类型的架构。

本申请的又一些实施例提供了一种半导体器件，包括：位于晶体管(TR)层中的相应晶体管组件(晶体管组件)；以及位于相应的所述晶体管层下方层(sub-TR层)中的：各个非伪结构(非伪sub-TR结构)，所述各个非伪结构耦接至所述晶体管组件，并且由于所述半导体器件具有埋入式电源轨(BPR)类型的架构而被包括在内；以及位于相应的所述晶体管层上方层(supra-TR层)中的：各个伪结构(伪supra-TR结构)，所述各个伪结构包括为由半导体器件基于双架构兼容涉及产生的伪像，所述伪像基本上同样适合于适应非BPR类型的架构或适应BPR类型的架构。

附图说明