[发明专利]半导体结构及其形成方法

说明书

本发明描述了方法，该方法包括形成从衬底突出的鳍，该鳍包括第一侧壁和与第一侧壁相对形成的第二侧壁。该方法还包括在衬底上沉积浅槽隔离(STI)材料。沉积STI材料包括沉积与第一侧壁接触的STI材料的第一部分和沉积与第二侧壁接触的STI材料的第二部分。该方法还包括对STI材料执行第一蚀刻工艺，以第一蚀刻速率蚀刻STI材料的第一部分，并且以大于第一蚀刻速率的第二蚀刻速率蚀刻STI材料的第二部分。该方法还包括对STI材料执行第二蚀刻工艺，以第三蚀刻速率蚀刻STI材料的第一部分，并且以小于第三蚀刻速率的第四蚀刻速率蚀刻STI材料的第二部分。本申请的实施例还涉及半导体结构及其形成方法。

技术领域

本申请的实施例涉及半导体结构及其形成方法。

背景技术

随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能和更低的成本的需求不断增长。为了满足这些需求，半导体工业持续按比例缩小半导体器件的尺寸。鳍式场效应晶体管(finFET)已经被开发，以减少器件占位面积并且提高器件性能。FinFET是形成在鳍上方的场效应晶体管(FET)，该鳍相对于晶圆的平坦表面垂直取向。

发明内容

本申请的一些实施例提供了一种形成半导体结构的方法，包括：形成从衬底突出的鳍，所述鳍包括第一侧壁和与所述第一侧壁相对形成的第二侧壁；在所述衬底上沉积浅槽隔离(STI)材料，包括：沉积与所述第一侧壁接触的所述浅槽隔离材料的第一部分；以及沉积与所述第二侧壁接触的所述浅槽隔离材料的第二部分；对所述浅槽隔离材料执行第一蚀刻工艺，以第一蚀刻速率蚀刻所述浅槽隔离材料的所述第一部分，并且以大于所述第一蚀刻速率的第二蚀刻速率蚀刻所述浅槽隔离材料的所述第二部分；以及对所述浅槽隔离材料执行第二蚀刻工艺，以第三蚀刻速率蚀刻所述浅槽隔离材料的所述第一部分，并且以小于所述第三蚀刻速率的第四蚀刻速率蚀刻所述浅槽隔离材料的所述第二部分。

本申请的另一些实施例提供了一种形成半导体结构的方法，包括：形成从衬底突出的多个鳍，所述多个鳍包括第一最外面鳍和第二最外面鳍，其中：所述第一最外面鳍包括第一内侧壁和与所述第一内侧壁相对形成的第一外侧壁；并且所述第二最外面鳍包括：第二内侧壁，与所述第一内侧壁相对；以及第二外侧壁，与所述第二内侧壁相对形成；在所述衬底上沉积浅槽隔离(STI)材料，包括：在所述第一内侧壁与所述第二内侧壁之间沉积所述浅槽隔离材料的第一部分；以及沉积与所述第一外侧壁和所述第二外侧壁接触的所述浅槽隔离材料的第二部分；对所述浅槽隔离材料执行第一蚀刻工艺，以第一蚀刻速率蚀刻所述浅槽隔离材料的所述第一部分，并且以大于所述第一蚀刻速率的第二蚀刻速率蚀刻所述浅槽隔离材料的所述第二部分；以及对所述浅槽隔离材料执行第二蚀刻工艺，以第三蚀刻速率蚀刻所述浅槽隔离材料的所述第一部分，并且以小于所述第三蚀刻速率的第四蚀刻速率蚀刻所述浅槽隔离材料的所述第二部分。

本申请的又一些实施例提供了一种半导体结构，包括：多个鳍，所述多个鳍从衬底突出并且包括第一最外面鳍和第二最外面鳍，其中：所述第一最外面鳍包括彼此相对的第一侧壁和第二侧壁；所述第二最外面鳍包括彼此相对的第三侧壁和第四侧壁，其中，所述第二侧壁和所述第三侧壁彼此面对；并且所述第一最外面鳍和所述第二最外面鳍的所述顶面在水平面上对齐；以及浅槽隔离(STI)材料，位于所述衬底上，所述浅槽隔离材料包括：第一部分，所述第一部分与所述第一侧壁接触并且包括第一顶面，其中，第一高度是从所述第一顶面到所述水平面测量的；以及第二部分，所述第二部分位于所述第一最外面鳍与所述第二最外面鳍之间并且包括第二顶面，其中，第二高度是从所述第二顶面到所述水平面测量的，并且所述第二高度大于所述第一高度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的用于形成半导体结构的方法的流程图。

图2-图6示出了根据一些实施例的半导体鳍和STI材料在其制造工艺的各个阶段的各个视图。