[发明专利]一种FinFET结构的抗穿通掺杂方法

说明书

本发明提供一种FinFET结构的抗穿通掺杂方法，硅基底上形成多个包括Fin结构、缓冲层和硬掩膜层的叠层；叠层分为第一、第二结构；在叠层侧壁形成第一侧墙；沉积有机分布层；刻蚀将Fin结构侧壁部分暴露；使其将Fin结构的部分包裹；形成第二侧墙使与有机分布层直接接触的Fin结构侧壁部分暴露；在第一、第二结构上及硅基底覆盖BSG层；去除第二结构上的BSG层；在第二结构上覆盖PSG层；退火使第一结构中Fin结构侧壁的BSG层中的硅和第二结构中Fin结构侧壁的PSG层中的磷分别向Fin结构内部侧向扩散；使硅基底上的BSG层中的硅和PSG层中的磷向硅基底内扩散；覆盖氧化层并刻蚀将第一、第二结构上的硬掩膜层暴露；刻蚀氧化层、BSG层及PSG层，将Fin结构中被扩散部分的上端暴露。

技术领域

本发明涉及半导体技术领域，特别是涉及一种FinFET结构的抗穿通掺杂方法。

背景技术

随着MOS规模的不断扩大，FinFET(鳍式晶体管)器件成为了CMOS的进一步技术拓展，FinFET器件结构的主要优点是其优越的静电完整性，它在很大程度上依赖于沟道形貌，图1a显示为现有技术中的FinFET结构示意图，其中FIN(鳍式部分)被金属栅极(MG)包裹在FIN顶部的深度H以下，FIN下部有更大的穿透风险，特别是当源漏沟道越深、掺杂浓度越高时。

目前APT(抗穿通)掺杂注入后，存在损伤问题，FIN的顶部掺杂浓度极低，载流子的迁移率较高，对FIN器件性能较好；FIN结构的底部掺杂较高，且掺杂体向上扩散到沟道的能力较差，不利于载流子迁移率的提高。

如图1b和图1c所示，图1b显示为现有技术中FIN结构体区中具有抗穿通(APT)掺杂分布示意图；图1c显示为FIN底部APT掺杂分布示意图，由此可见，FIN高度(HFIN)和宽度(WFIN)，APT掺杂峰位和尾部的参数是研究的关键。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FinFET结构的抗穿通掺杂方法，用于解决现有技术中在FinFET结构的制程中，不能同时满足FIN底部的沟道中高迁移率和FIN底部抗穿透风险的问题。

为实现上述目的及其他相关目的，本发明提供一种FinFET结构的抗穿通掺杂方法，至少包括：

步骤一、提供基底，在所述基底上刻蚀形成多个Fin结构，所述Fin结构上形成有缓冲层；所述缓冲层上形成有硬掩膜层；所述Fin结构、缓冲层以及硬掩膜层构成叠层，其中用作NMOS的所述叠层为第一结构；用作PMOS的所述叠层为第二结构；

步骤二、在所述叠层的侧壁形成第一侧墙；

步骤三、沉积覆盖所述叠层及其上所述第一侧墙、所述硅基底上表面的有机分布层；之后沿所述叠层的侧壁刻蚀所述有机分布层以及所述第一侧墙至将所述Fin结构的侧壁部分暴露为止；所述Fin结构的底部仍保留一部分所述第一侧墙；所述硅基底上仍剩余所述有机分布层；

步骤四、在剩余的所述有机分布层上继续沉积有机分布层，使其将所述Fin结构的部分包裹；之后在所述有机分布层上方的所述Fin结构部分、所述缓冲层以及所述硬掩膜层的侧壁形成第二侧墙；

步骤五、将所述有机分布层全部去除，与所述有机分布层直接接触的所述Fin结构的侧壁部分被暴露；

步骤六、在所述第一、第二结构上以及硅基底上表面覆盖一层BSG层；

步骤七、去除所述第二结构上的所述BSG层，保留所述第一结构上的所述BSG层；之后在所述第二结构上覆盖一层PSG层；

步骤八、进行退火，以使所述第一结构中Fin结构侧壁的BSG层中的硅和所述第二结构中Fin结构侧壁的PSG层中的磷分别向所述Fin结构内部进行侧向扩散；同时使得所述硅基底上表面的所述BSG层中的硅和所述PSG层中的磷分别向所述硅基底上表面下方的硅基底内部进行扩散；