[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件包括一第一晶粒、一第一导电特征、一第二晶粒、一第一遮罩层、一导电填充层、多个绝缘层以及多个保护层；该第一导电特征位在该第一晶粒中；该第二晶粒位在该第一晶粒上；该第一遮罩层位在该第二晶粒上；所述导电填充层位在沿着该第一遮罩层与该第二晶粒处，并延伸到第一晶粒，且接触该第一导电特征；所述绝缘层位在该导电填充层与该第一晶粒之间，以及位在该导电填充层与该第二晶粒之间；所述保护层位在该导电填充层与该第一遮罩层之间，并覆盖所述绝缘层的各上部。

技术领域

本申请案主张2020年7月10日申请的美国正式申请案第16/926,281号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件以及该半导体元件的制备方法。特别是涉及一种具有多个保护层以降低金属对硅的泄漏的半导体元件以及具有所述保护层的该半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括一第一晶粒；一第一导电特征，位在该第一晶粒中；一第二晶粒，位在该第一晶粒上；一第一遮罩层，位在该第二晶粒上；一导电填充层，位在沿着该第一遮罩层以及该第二晶粒处，延伸到该第一晶粒并接触该第一导电特征；多个绝缘层，位在该导电填充层与该第一晶粒之间，以及位在该导电填充层与该第二晶粒之间；以及多个保护层，位在该导电填充层与该第一遮罩层之间，并覆盖所述绝缘层的上部。

在本公开的一些实施例中，所述绝缘层的最高点位在一垂直位面，是齐平于该第一遮罩层的一下表面的一垂直位面。

在本公开的一些实施例中，在该第一遮罩层与所述保护层之间的多个界面是呈锥形。

在本公开的一些实施例中，在该第一遮罩层的一上表面与位在该第一遮罩层与所述保护层之间的所述界面之间的一角度，是介于大约120度到大约135度之间。

在本公开的一些实施例中，位在所述保护层与该导电填充层之间的多个界面是大致呈垂直。

在本公开的一些实施例中，该导电填充层是由多晶硅、钨、铜、纳米碳管或焊料合金所制，所述绝缘层是由氧化硅、氮化硅、氮氧化硅、四乙基硅酸盐(tetra-ethyl ortho-silicate)、聚对二甲苯(parylene)、环氧树脂(epoxy)或聚对二甲苯(poly(p-xylene))所制。

在本公开的一些实施例中，该半导体元件还包括一阻障层，位在所述绝缘层与该导电填充层之间，其中该阻障层是由钽、氮化钽、钛、氮化钛、铼、硼化镍或氮化钽/钽双层所制。

在本公开的一些实施例中，该半导体元件还包括一粘着层，位在该阻障层与该导电填充层之间，其中该粘着层由钛、钽、钛钨或氮化锰所制。

在本公开的一些实施例中，该半导体元件还包括一晶种层，位在该粘着层与该导电填充层之间，其中该晶种层具有一厚度，是介于大约10nm到大约40nm之间。

在本公开的一些实施例中，该导电填充层的一宽度是介于大约1μm到大约22μm之间。

在本公开的一些实施例中，该导电填充层的一深度介于大约20μm到大约160μm之间。