[发明专利]单晶体管双电容器非易失性存储器单元

说明书

本发明涉及单晶体管双电容器非易失性存储器单元。提供了一种非易失性存储器器件。该器件包括存储器晶体管。第一电容器被耦接到存储器晶体管。第二电容器被耦接到存储器晶体管。第二电容器包括第一电极和第二电极。第一电容器和第二电容器连接到分隔开的输入端子。

技术领域

所公开的实施例一般地涉及半导体存储器器件，更具体地涉及具有低编程和擦除电压以及改善的可靠性的非易失性存储器。

背景技术

即使关闭电源，非易失性存储器器件仍能保留所存储的数据。非易失性存储器目前有若干种形式，其中包括电可擦可编程只读存储器(EEPROM)和闪速EEPROM。当前的闪速存储器架构利用存储器晶体管，该存储器晶体管具有位于半导体衬底上方的栅电极以及位于栅电极与半导体衬底之间的电介质层。衬底中的漏极区可以邻近存储器晶体管的电介质层，并且衬底中的源极区可以邻近电介质层的与漏极区相反的一侧。栅电极可以是浮栅。可使用耦接到栅电极的n阱电容器来偏置浮栅。

对存储器器件进行编程可导致电子存储在浮栅中，并且擦除存储器器件可以排出存储在浮栅中的电子。在编程期间，可将高于9V的高电压施加到n阱电容器和存储器晶体管的漏极。可将较低电压施加到存储器晶体管的源极，并且可以使半导体衬底接地。可以在源极与漏极之间的沟道区中产生垂直取向的强电场，从而导致热电子从沟道区注入到浮栅的边缘部分。在擦除期间，可将高于9V的高电压施加到漏极。n阱电容器、源极和衬底可以接地。可通过带间隧穿(BTB)在漏极区中产生电子空穴对。所产生的空穴可通过横向电场朝着源极与漏极之间的沟道区加速，并且这些空穴中一些可获得高能量。热空穴可通过电介质层注入到浮栅中，并且与存储在浮栅中的电子复合。

由于编程和擦除操作需要高电压，因此低电压器件(例如3V或5V器件)会面临挑战，因为高电压通常由电荷泵电路产生，而电荷泵电路由低电压器件(例如3V或5V器件)构成。由于n阱电容器接地，因此擦除机制效率很低。n阱电容器可以邻近p衬底。无法向n阱电容器施加负电压以提高擦除效率，因为这样做可能会在n阱电容器与相邻的p衬底之间引起不希望的正向偏置电流。因此，迫切需要一种改进的闪速存储器器件结构来克服上述挑战。

发明内容

在本公开的一方面，提供了一种非易失性存储器器件。所述器件包括存储器晶体管。第一电容器被耦接到所述存储器晶体管。第二电容器被耦接到所述存储器晶体管。所述第二电容器包括第一电极和第二电极。所述第二电容器的所述第二电极连接到输入端子。

在本公开的另一方面，提供了一种非易失性存储器器件。所述器件包括存储器晶体管，所述存储器晶体管包括栅电极。第一电容器被耦接到所述存储器晶体管的所述栅电极；第二电容器被耦接到所述存储器晶体管的所述栅电极。所述第二电容器包括第一电极、邻近所述第一电极的绝缘层和邻近所述绝缘层的第二电极。所述第二电容器的所述第二电极连接到输入端子。

在本公开的又一方面，提供了一种制造非易失性存储器器件的方法。所述方法包括提供存储器晶体管。提供耦接到所述存储器晶体管的第一电容器。提供耦接到所述存储器晶体管的第二电容器。所述第二电容器包括第一电极和第二电极。所述第二电容器的所述第二电极连接到输入端子。

从下面描述的实施例中可以获得许多优点。第二电容器允许独立地控制施加到存储器晶体管的栅电极的电压，并且允许提高编程和擦除效率。栅电极可以是浮栅。在擦除操作期间向第二电容器施加负电压可降低擦除偏压并提高擦除效率。在编程操作期间向第二电容器施加正电压可降低编程偏压并提高编程效率。第二电容器通过增大存储器器件的耦合比来提高编程效率。术语“浮栅”可以指被绝缘体围绕的栅电极。术语“耦合比”可以指示从n阱电容器和第二电容器到浮栅的电压传输能力。第二电容器可被定位在浮栅上方，从而形成紧凑的非易失性存储器器件。

附图说明

通过阅读结合附图进行的以下详细描述，将更好地理解所公开的实施例：

图1A是根据本公开的实施例的非易失性存储器器件的示意图。