[发明专利]金属栅的制造方法在审
申请号: | 202110600329.1 | 申请日: | 2021-05-31 |
公开(公告)号: | CN113394088A | 公开(公告)日: | 2021-09-14 |
发明(设计)人: | 魏程昶;苏炳熏 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 金属 制造 方法 | ||
1.一种金属栅的制造方法,其特征在于,包括如下步骤:
步骤一、提供半导体衬底,在所述半导体衬底上形成有多晶硅伪栅,在所述多晶硅伪栅之间具有间隔区;
步骤二、形成第一介质层将所述间隔区的底部区域填充;
步骤三、形成第二介质层将所述间隔区的顶部区域填充,所述第二介质层采用具有压应力的材料并使所述多晶硅伪栅的顶部产生拉伸作用;
步骤四、去除所述多晶硅伪栅形成栅极沟槽,在所述第二介质层的压应力作用下所述栅极沟槽的顶部关键尺寸增加,从而有利于后续金属栅的填充;
步骤五、在所述栅极沟槽中形成金属栅,所述金属栅将所述栅极沟槽填充。
2.如权利要求1所述的金属栅的制造方法,其特征在于:所述第一介质层的材料包括氧化硅层。
3.如权利要求2所述的金属栅的制造方法,其特征在于:步骤二包括如下分步骤:
进行沉积工艺形成将所述间隔区完全填充的所述第一介质层,所述第一介质层同时延伸到所述间隔区外部的所述多晶硅伪栅表面;
进行第一次化学机械研磨工艺将所述间隔区外部的所述第一介质层都去除以及将所述间隔区的所述第一介质层的顶部表面和所述多晶硅伪栅的顶部表面相平;
进行回刻工艺将所述第一介质层的顶部表面降低并使所述第一介质层仅填充在所述间隔区的底部区域中。
4.如权利要求1或2所述的金属栅的制造方法,其特征在于:所述第二介质层的材料采用氮氧化硅,通过调节所述第二介质层中的N含量调节所述第二介质层的压应力,所述第二介质层中的N含量越高,所述第二介质层的压应力越大。
5.如权利要求4所述的金属栅的制造方法,其特征在于:所述第二介质层采用HDP CVD工艺沉积形成,工艺气体包括:SiH4,Ar,O2,N2O。
6.如权利要求5所述的金属栅的制造方法,其特征在于:所述第二介质层的压应力大小为200Pa~280Pa。
7.如权利要求5所述的金属栅的制造方法,其特征在于:所述第二介质层在沉积完成后还会延伸到所述间隔区外部,之后还包括采用第二次化学机械研磨工艺将所述间隔区外部的所述第二介质层去除以及将所述间隔区的所述第二介质层的顶部表面和所述多晶硅伪栅的顶部表面相平。
8.如权利要求1所述的金属栅的制造方法,其特征在于:所述半导体衬底包括硅衬底。
9.如权利要求8所述的金属栅的制造方法,其特征在于:步骤一中,在所述多晶硅伪栅的侧面还形成有侧墙;源区和漏区自对准形成在所述多晶硅伪栅两侧的所述半导体衬底中。
10.如权利要求9所述的金属栅的制造方法,其特征在于:步骤一中还形成有接触刻蚀停止层,所述接触刻蚀停止层形成在所述多晶硅伪栅的顶部表面、所述侧墙的侧面以及所述侧墙外的所述半导体衬底表面上。
11.如权利要求1所述的金属栅的制造方法,其特征在于:步骤五中,所述金属栅的形成工艺包括:
形成金属功函数层;
形成金属导电材料层。
12.如权利要求11所述的金属栅的制造方法,其特征在于:在所述金属栅底部还形成有栅介质层。
13.如权利要求11所述的金属栅的制造方法,其特征在于:所述栅介质层在步骤一中形成于所述多晶硅伪栅的底部,步骤四中形成所述栅极沟槽之后,所述栅介质层位于所述栅极沟槽的底部表面上;
或者,步骤一中,所述多晶硅伪栅的底部采用伪栅介质层,步骤四中所述伪栅介质层也一并去除,步骤五中,在形成所述金属栅之前先形成所述栅介质层,所述栅介质层形成在所述栅极沟槽的底部表面和侧面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110600329.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造