[发明专利]金属栅的制造方法

说明书

本发明公开了一种金属栅的制造方法，包括：步骤一、提供形成有多晶硅伪栅的半导体衬底，在多晶硅伪栅之间具有间隔区。步骤二、形成第一介质层将间隔区的底部区域填充。步骤三、形成第二介质层将间隔区的顶部区域填充，第二介质层采用具有压应力的材料并使多晶硅伪栅的顶部产生拉伸作用。步骤四、去除多晶硅伪栅形成栅极沟槽，在第二介质层的压应力作用下栅极沟槽的顶部关键尺寸增加。步骤五、在栅极沟槽中填充金属栅。本发明能对多晶硅伪栅的形貌进行自对准调整，能同时提高间隔区和栅极沟槽的填充工艺窗口，能同时避免在间隔区和栅极沟槽中产生孔洞，提高器件性能。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种金属栅的制作方法。

背景技术

随着CMOS技术的发展，传统的二氧化硅栅介质和多晶硅栅极(Poly SiON)晶体管已经达到物理极限，比如说由于量子隧穿效应导致的漏电流过大的问题和多晶硅栅极的耗尽问题等严重影响了半导体器件的性能。从45nm技术节点开始，在HKMG工艺基础上研制出的HKMG堆栈式晶体管有效地解决了以上技术难题。

高介电常数金属栅MOS晶体管的栅极结构采用HKMG，HKMG包括有高介电常数层(HK)和金属栅(MG)，其中金属栅包括有金属功函数层和金属导电材料层，其中金属功函数层用于调节器件的阈值电压，当金属功函数层的功函数不同时，器件的平带电压也就不同，最后使得器件的阈值电压不同。NMOS的金属功函数层为N型金属功函数层，N型金属功函数层的功函数通常耗尽半导体衬底如硅衬底的导带底部，从而能使NMOS的阈值电压变小，有利于提高器件的速度和降低功耗。PMOS的金属功函数层为P型金属功函数层，P型金属功函数层的功函数通常耗尽半导体衬底如硅衬底的价带顶部，从而能使PMOS的阈值电压即PMOS的阈值电压的绝对值变小，有利于提高器件的速度和降低功耗。

金属栅的形成工艺通常采用后金属栅(gate-last)沉积工艺，包括了高介电常数层的栅介质层则会采用前栅介质层(HK-first)沉积工艺或者采用后栅介质层(HK-last)沉积工艺。

在后金属栅沉积工艺中，需要采用多晶硅伪栅(Dummy Poly Silicon)，利用多晶硅伪栅定义出栅极结构的形成区域，之后自对准形成侧墙和源漏区，再形成层间膜后，层间膜需要将多晶硅伪栅之间的间隔区域填充，通常会对层间膜平坦化使多晶硅伪栅表面露出，之后去除多晶硅伪栅并在多晶硅伪栅去除的区域形成栅极沟槽，之后再在栅极沟槽中形成HKMG。如是采用前栅介质层沉积工艺，在栅介质层会在多晶硅伪栅沉积之前形成，这样在栅极沟槽形成后，在栅极沟槽的底部已经形成有栅介质层，故只需要在栅极沟槽中填充金属栅即可。如果采用后栅介质层沉积工艺，在多晶硅伪栅沉积之前会采用伪栅介质层代替栅介质层，伪栅介质层通常采用栅氧化层，这样在栅极沟槽形成后，还需要去除栅极沟槽底部的伪栅介质层，之后再在栅极沟槽中形成栅介质层和金属栅。

由上可知，在后金属栅沉积工艺中，存在着在多晶硅伪栅之间的间隔区填充层间膜以及在多晶硅伪栅去除后的栅极沟槽中填充金属栅这两步填充工艺。现有的多晶硅伪栅的形貌无法实现同时有利于间隔区和栅极沟槽的填充，这是因为：

如果多晶硅伪栅的形貌采用顶部开口小以及底部开口大的类三角形剖面结构，这种结构虽然由有利于扩大间隔区的顶部关键尺寸，从而有利于层间膜的填充；但是这种结构将使栅极沟槽的顶部关键尺寸缩小，从而不利于金属栅的填充。

相反，如果多晶硅伪栅的形貌采用顶部开口大以及底部开口小的类漏斗形剖面结构，这种结构虽然由有利于扩大栅极沟槽的顶部关键尺寸，从而有利于金属栅的填充；但是这种结构将使间隔区的顶部关键尺寸缩小，从而不利于层间膜的填充。

所以，现有方法中，多晶硅伪栅的形貌不易调节，使得金属栅和层间膜的填充工艺窗口都较小，容易在填充工艺中产生孔洞，最后影响器件的性能。

发明内容