[发明专利]感光阵列及成像设备

说明书

本发明涉及一种感光阵列以及一种包括所述感光阵列的成像设备。所述感光阵列的每个像素区均对应于一个衬底引出区并与对应的衬底引出区的衬底连通，所述衬底引出区用于为对应的像素区的衬底提供电压施加位置，多列像素区包括电荷读取区相对而感光区相背离的两相邻列像素区，所述两相邻列像素区中处于两相邻行的四个像素区包围着对应的衬底引出区，该设置便于向各像素区的衬底施加电压进而便于等电位操作，并且，设置于衬底中的全隔离体在衬底内横向延伸以分隔相邻的像素区，同时留出间隙使每个像素区与对应的衬底引出区的衬底连通，因而不同像素区的衬底之间隔离效果较佳，可以降低不同像素之间的串扰。

技术领域

本发明涉及感光技术领域，尤其涉及一种感光阵列及一种成像设备。

背景技术

目前得到应用的感光技术从原理区分，主要有CCD(电荷耦合元件)和CMOS(互补金属氧化物半导体)两种，其中CMOS相对于CCD，具有更快的成像速度和更加优良的系统集成能力且可实现更低的功耗。但是，利用CMOS实现的图像传感器的感光阵列中每个像素通常包括至少一个感光二极管和三至六个晶体管，使得感光区的占比较小。随着技术发展，对单位面积内像素数目提升的需求更加迫切，因而单个像素的面积设计得越来越小，CMOS像素的满阱电荷量偏低，导致感光阵列面临着灵敏度下降及动态范围降低的问题。

中国专利CN102938409A公开一种基于复合介质栅MOSFET的双晶体管光敏探测器，该光敏探测器中，每个像素包括主要用于感光的感光晶体管(也称MOS电容)和用于读取光生电荷数量的读取晶体管。所述MOS电容和读取晶体管对应的衬底区域通过浅槽隔离(STI)隔开，且均包括在衬底上依次叠加形成的底层绝缘介质、光电子存储层、顶层绝缘介质和控制栅，源/漏区设置在读取晶体管一侧的衬底中。所述MOS电容和读取晶体管之间的光电子存储层连通，通过控制读取晶体管可以读出曝光过程从MOS电容一侧衬底进入到光电子存储层的光生电荷量。上述光敏探测器的制作可以与集成电路制造工艺兼容，且相较CCD和CMOS，在相同像素尺寸下可实现更高的信噪比以及更高的满阱电荷，因而应用前景广阔。

上述光敏探测器在通过曝光产生光生电荷的过程中，衬底被施加一定的偏压(约-20V～0V)，且每个像素的衬底保持等电位，同时，相邻像素之间需要设置合适的隔离结构来避免光生电荷偏移，防止串扰(cross talk)。为了获得较小尺寸的感光阵列(像素区径向尺寸例如小于1μm，相应地，像素之间的间距也较小)，目前还缺乏能够有效降低串扰、同时又方便对每个像素的衬底施加电压以进行等电位操作的阵列结构。

发明内容

为了使基于上述包括MOS电容和读取晶体管的像素结构实现感光的感光阵列中，像素之间串扰尽可能小，同时不影响对各个像素的衬底施加电压以便于进行等电位操作，本发明提供一种感光阵列以及一种成像设备。

一方面，本发明提供一种感光阵列，所述感光阵列包括衬底以及设置于所述衬底中的隔离结构；所述衬底具有行列排布的多个像素区和分布在所述多个像素区之间的至少一个衬底引出区，每个所述像素区均包括用于设置MOS电容的感光区以及用于设置读取晶体管的电荷读取区，每个所述像素区均对应于一个所述衬底引出区并与对应的衬底引出区的衬底连通，所述衬底引出区用于为对应像素区的衬底提供电压施加位置，其中，多列所述像素区包括电荷读取区相对而感光区相背离的两相邻列像素区，并且，所述两相邻列像素区包括处于两相邻行且对应于同一个所述衬底引出区的四个像素区，所述四个像素区包围着对应的衬底引出区；所述隔离结构包括在厚度方向上贯穿所述衬底的全隔离体，所述全隔离体在所述衬底内横向延伸以分隔相邻的所述像素区，同时留出间隙使每个所述像素区与对应的衬底引出区的衬底连通。

可选的，所述隔离结构包括第一隔离体和第二隔离体，所述第一隔离体和所述第二隔离体分别从所述衬底的上表面和下表面嵌入所述衬底内且均未贯穿所述衬底，并均在所述衬底内横向延伸；其中，至少部分所述全隔离体由上下连接的所述第一隔离体和所述第二隔离体构成。

可选的，所述第一隔离体分隔同一所述像素区中的所述感光区和所述电荷读取区，并分隔每个所述像素区与对应的所述衬底引出区。