[发明专利]半导体结构、晶体管和形成晶体管器件的方法

权利要求书

1.一种半导体结构，包括：

第一介电层；

栅电极，嵌入在所述第一介电层内；

栅极介电层；

沟道层，包括半导体金属氧化物材料；

第二介电层；以及

源电极和漏电极，嵌入在所述第二介电层中并且接触所述沟道层的顶面的相应部分，

其中，所述栅电极、所述栅极介电层、所述沟道层、所述源电极和所述漏电极的组合形成晶体管，以及

其中，所述沟道层的位于所述栅电极上面的底面的外围的总长度大于或等于所述栅电极的宽度。

2.根据权利要求1所述的半导体结构，其中，所述栅极介电层、所述沟道层和所述第二介电层具有包含在同一垂直平面内的垂直重合侧壁组。

3.根据权利要求1所述的半导体结构，其中：

所述沟道层包括沿第一水平方向横向延伸的一对纵向侧壁和沿第二水平方向横向延伸的一对横向侧壁；以及

所述栅电极横向具有一对栅电极边缘，所述一对栅电极边缘沿所述第二水平方向横向延伸并且彼此间隔开所述栅电极的宽度。

4.根据权利要求3所述的半导体结构，其中：

选自所述沟道层的所述一对纵向侧壁的第一纵向侧壁在平面图中与所述栅电极重叠；

选自所述沟道层的所述一对纵向侧壁的第二纵向侧壁在所述平面图中不与所述栅电极重叠；以及

所述沟道层的位于所述栅电极上面的底面的外围的总长度等于所述栅电极的宽度。

5.根据权利要求3所述的半导体结构，其中：

选自所述沟道层的所述一对纵向侧壁的每个纵向侧壁在平面图中与所述栅电极重叠；以及

所述沟道层的位于所述栅电极上面的底面的外围的总长度等于所述栅电极的宽度的两倍。

6.根据权利要求1所述的半导体结构，其中，所述第一介电层设置在下层级器件结构上，所述下层级器件结构包括：

单晶半导体材料层；

半导体器件，位于所述单晶半导体材料层上；以及

至少一个介电层，嵌入连接至所述半导体器件的相应电节点的金属互连结构。

7.根据权利要求6所述的半导体结构，其中：

所述半导体器件包括场效应晶体管；以及

所述晶体管的选自所述栅电极、所述源电极和所述漏电极的至少一个节点通过所述金属互连结构的子集电连接至所述场效应晶体管中的一个。

8.根据权利要求1所述的半导体结构，其中：

所述第一介电层包括接触所述栅极介电层的顶部水平表面和不位于所述栅极介电层下面的凹进的水平表面；以及

所述第一介电层的侧壁段组将所述第一介电层的所述顶部水平表面邻接至所述第一介电层的所述凹进的水平表面。

9.一种晶体管，包括：

蚀刻停止层，设置在层间介电层上；

第一介电层，设置在所述蚀刻停止层上并且在其中嵌入栅电极，所述栅电极具有与所述第一介电层的顶面共面的顶面；

栅极介电层，位于所述第一介电层和所述栅电极上面；

沟道层，包括半导体金属氧化物材料并且位于所述栅极介电层上；以及

第二介电层，嵌入源电极和漏电极并且位于所述沟道层上面，

其中，所述源电极和所述漏电极接触所述沟道层的顶面的相应部分，以及

其中，所述栅极介电层的顶面的外围与所述沟道层的底面的外围重合，并且所述沟道层的底面的外围与所述第一介电层的顶面的外围重合。

10.一种形成晶体管器件的方法，所述方法包括：

在下层级器件结构上方沉积第一介电层；

通过图案化所述第一介电层形成栅极腔；

通过利用至少一种导电材料填充所述栅极腔的体积来形成栅电极；

在所述第一介电层和所述栅电极上方沉积栅极介电层、沟道层和第二介电层；

在位于所述沟道层的与所述栅电极的区域横向间隔开的部分上方的所述第二介电层中形成源电极和漏电极；以及

使用各向异性蚀刻工艺至少图案化所述第二介电层、所述沟道层和所述栅极介电层，所述沟道层的图案化部分的外围包括位于所述第一介电层上面的第一部分和位于所述栅电极上面的第二部分。