[发明专利]半导体结构、晶体管和形成晶体管器件的方法

说明书

半导体器件包括：第一介电层；栅电极，嵌入在第一介电层内；层堆叠件，包括栅极介电层；沟道层，包括半导体金属氧化物材料；以及第二介电层；以及源电极和漏电极，嵌入在第二介电层中并且接触沟道层的顶面的相应部分。栅电极、栅极介电层、沟道层、源电极和漏电极的组合形成晶体管。沟道层的位于栅电极上面的底面的外围的总长度等于栅电极的宽度或是栅电极的宽度的两倍，并且栅电极材料在沟道层侧壁上的再溅射最小化。本申请的实施例还涉及半导体结构、晶体管和形成晶体管器件的方法。

技术领域

本申请的实施例涉及半导体结构、晶体管和形成晶体管器件的方法。

背景技术

半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积材料的绝缘层或介电层、导电层和半导体层并且使用光刻图案化各个材料层以在其上形成电路组件和元件来制造。

发明内容

本申请的一些实施例提供了一种半导体结构，包括：第一介电层；栅电极，嵌入在所述第一介电层内；栅极介电层；沟道层，包括半导体金属氧化物材料；第二介电层；以及源电极和漏电极，嵌入在所述第二介电层中并且接触所述沟道层的顶面的相应部分，其中，所述栅电极、所述栅极介电层、所述沟道层、所述源电极和所述漏电极的组合形成晶体管，以及其中，所述沟道层的位于所述栅电极上面的底面的外围的总长度大于或等于所述栅电极的宽度。

本申请的另一些实施例提供了一种晶体管，包括：蚀刻停止层，设置在层间介电层上；第一介电层，设置在所述蚀刻停止层上并且在其中嵌入栅电极，所述栅电极具有与所述第一介电层的顶面共面的顶面；栅极介电层，位于所述第一介电层和所述栅电极上面；沟道层，包括半导体金属氧化物材料并且位于所述栅极介电层上；以及第二介电层，嵌入源电极和漏电极并且位于所述沟道层上面，其中，所述源电极和所述漏电极接触所述沟道层的顶面的相应部分，以及其中，所述栅极介电层的顶面的外围与所述沟道层的底面的外围重合，并且所述沟道层的底面的外围与所述第一介电层的顶面的外围重合。

本申请的又一些实施例提供了一种形成晶体管器件的方法，所述方法包括：在下层级器件结构上方沉积第一介电层；通过图案化所述第一介电层形成栅极腔；通过利用至少一种导电材料填充所述栅极腔的体积来形成栅电极；在所述第一介电层和所述栅电极上方沉积栅极介电层、沟道层和第二介电层；在位于所述沟道层的与所述栅电极的区域横向间隔开的部分上方的所述第二介电层中形成源电极和漏电极；以及使用各向异性蚀刻工艺至少图案化所述第二介电层、所述沟道层和所述栅极介电层，所述沟道层的图案化部分的外围包括位于所述第一介电层上面的第一部分和位于所述栅电极上面的第二部分。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的实施例的在形成互补金属氧化物半导体(CMOS)晶体管和形成在介电层中的金属互连结构之后的示例性结构的垂直截面图。

图2A是根据本发明的各个实施例的薄膜晶体管(TFT)半导体器件10的垂直截面图。

图2B是在TFT半导体器件10形成为不与另一TFT半导体器件共用栅电极120的独立TFT半导体器件的实施例中沿图2A的水平面X-X’的水平截面图。所选上面的结构的轮廓以虚线示出。

图2C是在TFT半导体器件10配置为与另一TFT半导体器件共用栅电极120的实施例中沿图2A的水平面X-X’的水平截面图。所选上面的结构的轮廓以虚线示出。

图2D是在TFT半导体器件10配置为使得源极区域和漏极区域具有阶梯金字塔的相应水平截面轮廓的实施例中沿图2A的水平面X-X’的水平截面图。所选上面的结构的轮廓以虚线示出。

图3是根据本发明的各个实施例的半导体器件20的截面图。