[发明专利]由多片FPGA分割和多个FPGA裸片提供高密度FPGA的方法和系统

说明书

本申请涉及由多片FPGA分割和多个FPGA裸片提供高密度FPGA的方法和系统。通过将多个密度较小的FPGA裸片放置在单个封装中，裸片之间焊盘互连，以及焊盘与封装引脚互连，可以创建更大密度的FPGA器件。FPGA设计可清楚地放置在多个FPGA中，这是使用FPGA分割软件手动或自动将FPGA代码放置到每个FPGA裸片中来实现的。

技术领域

本发明的示例性实施例涉及计算机硬件和软件的可编程半导体器件领域。更具体地，本发明的示例性实施例涉及使用现场可编程门列阵(Field-Programmable GateArray，FPGA)或可编程逻辑器件(Programmable Logic Device，PLD)裸片的系统级封装(System In Package，SIP)。

背景技术

随着数字通信、人工智能(Artificial Intelligence，AI)、物联网(Internet ofThings，IoT)和/或机器人控制的日益普及，对速度快、高效的具有处理能力的硬件和/或半导体的需求不断增加。要满足这种需求，一般来说，高速、灵活的半导体芯片是更合乎需求的。满足这种需求的一种传统方法是使用专用定制集成电路和/或特殊应用集成电路(Application-Specific Integrated Circuit，ASIC)。使用特殊应用集成电路的方式，其缺点在于缺乏灵活性，同时消耗大量资源。

现有的方法使用专用的定制集成电路和/或特殊应用集成电路(ASIC)来实现期望功能。特殊应用集成电路方法的缺点在于其普遍价格高昂且灵活性有限。另一种日益流行的方法是利用可编程半导体器件(Programmable Semiconductor Device，PSD)，如可编程逻辑器件(PLD)或FPGA。例如，终端用户可以对可编程半导体器件进行编程，以执行期望功能。

现有的可编程半导体器件，如可编程逻辑器件或FPGA，是一种半导体芯片，包括可编程逻辑阵列块(Logic Array Block，LAB)或逻辑块(Logic Block，LB)、布线资源和输入/输出(Input/Output，I/O)引脚的阵列。每个逻辑阵列块还包括多个可编程逻辑元件(Logical Element，LE)。例如，每个逻辑阵列块可包括16到128个逻辑元件，其中每个逻辑元件可被具体编程以执行一个或一组功能。

随着快速变化的技术与快速的市场准入，可编程半导体器件成为一种更加可行的方法以满足消费者的需要。在某些应用中，实现期望功能可能需要多个FPGA裸片。

发明内容

本发明的一个实施例公开了一种通过多个FPGA裸片的系统级封装。例如，系统级封装包括封装在单个封装或单个模块上的多个FPGA裸片。在将多个FPGA裸片并排放置在单个封装内的同时，多个FPGA裸片在同一封装内互连。一方面，使用FPGA分割软件来实现在同一封装内的多个FPGA上分配用户设计的目的。应当注意，在同一封装内的FPGA间使用FPGA输入输出(FPGA IO)，并使用源同步和/或基于时钟数据恢复(Clock Data Recovery，CDR)的串行解串器来在FPGA之间传递数据。此外，使用源同步和/或基于CDR的串行解串器在FPGA(同一封装内的裸片)之间传递数据。

通过以下详细描述、附图和权利要求，本发明示例性实施例的其他特征和优点将显而易见。

附图说明

通过以下详细描述和本发明的各种实施例附图，将更充分理解本发明的示例性实施例，然而，不应将这些附图用于将本发明限制到具体的实施例，而仅用于解释和理解。

图1A-1B是根据本发明的一个实施例示出的、包括电源管理的可编程半导体器件(PSD)或可编程集成电路(Programmable Integrated Circuit，PIC)的框图。

图2是根据本发明的一个实施例示出的、包括带电源控制的可编程互连阵列的布线逻辑或布线结构的框图。