[发明专利]具自测试功能的众核计算电路、及其测试方法、装置

说明书

本发明公开一种具自测试功能的众核计算电路、及其测试方法、装置，所述众核计算电路包括：处理引擎模块，包括N个处理引擎单元，其中，N为正整数；存储模块，包括M个第一存储单元，其中，M为正整数；片上总线，所述片上总线包括L个通道，其中，L＝M*N；自测试模块，包括：至少一个内建自测试单元；第一选择器，所述内建自测试单元通过所述第一选择器可选择性地连接至所述片上总线；M个第二存储单元；及M个第二选择器，每个所述第二存储单元通过一个所述第二选择器与一个第一存储单元并行地、可选择性地连接至所述片上总线。本发明可定位并标记出众核计算电路的失效单元，以便及时对失效单元进行修复。

技术领域

本发明涉及众核计算技术领域，具体涉及一种具自测试功能的众核计算电路、及其测试方法、装置。

背景技术

众核计算电路一般包括多个PE(process engine，处理引擎)，所述多个PE通过NOC(network on chip，片上总线)访问不同的存储单元，完成运算。然而，当众核计算电路的任意单元失效，导致芯片不能正常工作时，现有技术中缺乏有效的方法定位失效单元，以便及时对失效单元进行修复。

发明内容

本发明的目的是提供一种具自测试功能的众核计算电路、及对应的测试方法、装置，可定位并标记出众核计算电路的失效单元，以便及时对失效单元进行修复。

本发明实施例提供了以下方案：

第一方面，本发明实施例提供一种具自测试功能的众核计算电路，所述众核计算电路包括：

处理引擎模块，包括N个处理引擎单元，其中，N为正整数；

存储模块，包括M个第一存储单元，其中，M为正整数；

片上总线，所述片上总线包括L个通道，其中，L＝M*N；

自测试模块，包括：

至少一个内建自测试单元；

第一选择器，所述内建自测试单元通过所述第一选择器可选择性地连接至所述片上总线；

M个第二存储单元；及

M个第二选择器，每个所述第二存储单元通过一个所述第二选择器与一个第一存储单元并行地、可选择性地连接至所述片上总线，当所述内建自测试单元及所述第二存储单元与所述片上总线相连时，所述内建自测试单元可依次通过所述通道访问所述第二存储单元，定位并标记失效通道；当所述内建自测试单元及所述第一存储单元与所述片上总线相连时，所述内建自测试单元可依次通过所述通道访问所述第一存储单元，定位并标记失效第一存储单元；当所述处理引擎单元及所述第一存储单元与所述片上总线相连时，所述处理引擎单元可依次通过所述通道访问所述第一存储单元，定位并标记失效处理引擎单元。

第二方面，本发明实施例提供一种测试方法，用于测试上述具自测试功能的众核计算电路，所述测试方法包括：

启动所述内建自测试单元依次通过所述通道访问所述第二存储单元，以定位并标记失效通道；

启动所述内建自测试单元依次通过所述通道访问所述第一存储单元，以定位并标记失效第一存储单元；以及

启动所述处理引擎单元依次通过所述通道访问所述第一存储单元，以定位并标记失效处理引擎单元。

第三方面，本发明实施例提供一种测试装置，所述测试装置包括主控芯片及上述具自测试功能的众核计算电路，所述主控芯片控制所述具自测试功能的众核计算电路进行自测试。

本发明与现有技术相比，具有如下的优点和有益效果：

本发明实施例提供的具自测试功能的众核计算电路、及对应的测试方法、装置，可准确定位并标记出众核计算电路的失效单元，以便及时对失效单元进行修复。

附图说明