[发明专利]具有信号分配元件的半导体封装

说明书

一种半导体封装，包括：管芯焊盘，管芯焊盘包括管芯附接表面；第一引线，第一引线延伸远离管芯焊盘；一个或多个半导体管芯，一个或多个半导体管芯安装在管芯附接表面上，一个或多个半导体管芯包括第一接合焊盘和第二接合焊盘，第一接合焊盘和第二接合焊盘均背离管芯附接表面；以及分配元件，分配元件在第一引线与一个或多个半导体管芯的第一接合焊盘之间提供用于第一电信号的第一传输路径，并且在第一引线与一个或多个半导体管芯的第二接合焊盘之间提供用于第一电信号的第二传输路径。分配元件包括至少一个一体地形成的电路元件，至少一个一体地形成的电路元件在第一传输路径与第二传输路径之间创建传输特性的差异。

技术领域

本申请涉及半导体封装，并且更特别地，涉及用于将信号从封装引线传输到半导体管芯的器件端子的互连技术。

背景技术

诸如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅极双极型晶体管)、二极管等的分立高压半导体器件通常封装在模制半导体封装中，模制半导体封装包括从包封主体突出的若干引线。基于碳化硅(SiC)的技术在高压开关应用中是流行的，因为其提供了诸如高压阻挡能力和低导通电阻R_ON的性能益处。SiC技术的一个缺点是在较大管芯尺寸下的相对较低的产量。这个问题可以在单个封装中使用两个较小的基于SiC的半导体管芯来解决，其中，器件彼此并联连接。这种并联构造增强了载流能力，同时维持可接受的产量。然而，与这些并联器件构造相关联的一个挑战是确保遍及半导体封装的均匀信号分配。寄生效应(例如，电连接元件(例如，接合线)之间的杂散电感)可能防止每个器件在相同时间上和/或以相同幅度接收相同的信号(例如，栅极信号)。这可能导致器件的非对称操作，这进而导致两个器件中的一个器件中的大的且潜在破坏性的电流。

发明内容

公开了一种半导体封装。根据实施例，半导体封装包括：管芯焊盘，管芯焊盘包括管芯附接表面；第一引线，第一引线延伸远离管芯焊盘；一个或多个半导体管芯，一个或多个半导体管芯安装在管芯附接表面上，一个或多个半导体管芯包括第一接合焊盘和第二接合焊盘，第一接合焊盘和第二接合焊盘均背离管芯附接表面；以及分配元件，分配元件在第一引线与一个或多个半导体管芯的第一接合焊盘之间提供用于第一电信号的第一传输路径，并且在第一引线与一个或多个半导体管芯的第二接合焊盘之间提供用于第一电信号的第二传输路径。分配元件包括至少一个一体地形成的电路元件，至少一个一体地形成的电路元件在第一传输路径与第二传输路径之间创建传输特性的差异。

单独地或组合地，分配元件包括半导体衬底、设置在衬底上的第一金属化层、以及均形成在第一金属化层中的第一接合焊盘、第二接合焊盘和第三接合焊盘，并且，半导体封装还包括：第一导电连接器，第一导电连接器将第一上表面端子电连接到第一接合焊盘；第二导电连接器，第二导电连接器将第二上表面端子电连接到第二接合焊盘；以及第三导电连接器，第三导电连接器将第一引线电连接到第三接合焊盘。

单独地或组合地，一个或多个一体地形成的电路元件包括将第一接合焊盘连接到第二接合焊盘的第一电阻器，以及将第一接合焊盘连接到第三接合焊盘的第二电阻器，并且，第一电阻器具有与第二电阻器不同的电阻。

单独地或组合地，分配元件还包括形成在半导体衬底上的电绝缘层，以及形成在电绝缘层上的掺杂半导体层，第一电阻器由连接在第一接合焊盘与第二接合焊盘之间的掺杂半导体层的第一区段形成，并且，第二电阻器由连接在第一接合焊盘与第三接合焊盘之间的掺杂半导体层的第二区段形成。

单独地或组合地，半导体封装包括半导体管芯中的两个半导体管芯，分配元件在第一引线与半导体管芯中的第一半导体管芯之间提供第一传输路径和第二传输路径，分配元件在第一引线与第二半导体管芯的第一接合焊盘之间提供用于第一电信号的第三传输路径，并且，分配元件在第一引线与第二半导体管芯的第二接合焊盘之间提供用于第一电信号的第四传输路径。

单独地或组合地，第一半导体管芯和第二半导体管芯均被配置为彼此并联连接的碳化硅功率晶体管。